Search Images Maps Play YouTube News Gmail Drive More »
Sign in
Screen reader users: click this link for accessible mode. Accessible mode has the same essential features but works better with your reader.

Patents

  1. Advanced Patent Search
Publication numberWO2002050639 A1
Publication typeApplication
Application numberPCT/FR2001/004073
Publication dateJun 27, 2002
Filing dateDec 19, 2001
Priority dateDec 21, 2000
Publication numberPCT/2001/4073, PCT/FR/1/004073, PCT/FR/1/04073, PCT/FR/2001/004073, PCT/FR/2001/04073, PCT/FR1/004073, PCT/FR1/04073, PCT/FR1004073, PCT/FR104073, PCT/FR2001/004073, PCT/FR2001/04073, PCT/FR2001004073, PCT/FR200104073, WO 0250639 A1, WO 0250639A1, WO 2002/050639 A1, WO 2002050639 A1, WO 2002050639A1, WO-A1-0250639, WO-A1-2002050639, WO0250639 A1, WO0250639A1, WO2002/050639A1, WO2002050639 A1, WO2002050639A1
InventorsSylvie Wuidart
ApplicantStmicroelectronics Sa
Export CitationBiBTeX, EndNote, RefMan
External Links: Patentscope, Espacenet
Integrated circuit comprising a circuit for encrypting data recorded in a volatile storage area
WO 2002050639 A1
Abstract
The invention concerns an integrated circuit (MP2) comprising a volatile storage area (DTMEM) whereof the content has a specific value after the integrated circuit has been reset, the volatile storage area being connected to a data bus (DTB) via an encryption circuit (JMCT) coding data recorded in the storage area and decoding data read in the storage area, the data being coded at least in accordance with a key (Ks) applied to the encryption circuit. The invention is characterised in that the key applied to the encryption circuit is a random key delivered by a random signal generator (RGEN) designed to modify the value of the key at least each time the integrated circuit is reset.
Claims  translated from French  (OCR text may contain errors)
REVENDICATIONS CLAIMS
1. Circuit intégré (MP2, MP3 , MP4) comprenant une zone mémoire volatile (DTMEM, REGBANK) dont le contenu présente une valeur déterminée après une remise à zéro du circuit intégré, la zone mémoire volatile étant connectée à un bus de données (DTB) par l'intermédiaire d'un circuit de brouillage (JMCT, JMCT') assurant le codage des données enregistrées dans la zone mémoire et le décodage des données lues dans la zone mémoire, le codage des données étant au moins fonction d'une clé (Ks, Ks ' ) appliquée au circuit de brouillage, caractérisé en ce que la clé appliquée au circuit de brouillage est une clé aléatoire délivrée par un générateur de signal aléatoire (RGEN, RGEN') agencé pour changer la valeur de la clé au moins à chaque nouvelle remise à zéro du circuit intégré. 1. Integrated circuit (MP2, MP3, MP4) including a volatile memory area (DTMEM, REGBANK) whose content has a determined value after a reset of the integrated circuit, the volatile memory region being connected to a data bus (DTB ) via a scrambling circuit (JMCT, JMCT ') providing the coding of data recorded in the memory area and the decoding of the data read from the memory area, the encoding of data being at least a function of a key (Ks, Ks ') applied to the scrambling circuit, characterized in that the key applied to the scrambling circuit is a random key issued by a random signal generator (RGEN, RGEN') arranged to change the key value at least with each new reset IC.
2. Circuit intégré selon la revendication 1, dans lequel la clé aléatoire délivrée par le générateur de signal aléatoire est stockée dans un registre (KREG) par l'intermédiaire du bus de données (DTB), la sortie du registre étant appliquée au circuit de brouillage. 2. The integrated circuit of claim 1, wherein the random key issued by the random signal generator is stored in a register (KREG) via the data bus (DTB), the register output being applied to circuit interference.
3. Circuit intégré selon la revendication 1, dans lequel la sortie du générateur de signal aléatoire est reliée directement au circuit de brouillage, de telle manière que la clé aléatoire est appliquée au circuit de brouillage sans passer par le bus de données. 3. An integrated circuit according to claim 1, wherein the output of the random signal generator is connected directly to the scrambling circuit so that the random key is applied to the scrambling circuit without passing through the data bus.
4. Circuit intégré selon l'une des revendications 1 à 3, dans lequel la zone mémoire volatile est une mémoire 4. Integrated circuit according to one of claims 1 to 3, wherein the volatile memory is a memory area
RAM (DTMEM) . RAM (DTMEM).
5. Circuit intégré selon l'une des revendications 1 à 3, dans lequel la zone mémoire volatile est une banque de registres (RBANK) . 5. Integrated circuit according to one of claims 1 to 3, wherein the volatile memory area is a register bank (RBANK).
6. Circuit intégré selon l'une des revendications 4 et 5, comprenant une mémoire RAM (DTMEM), une banque de registres (RBANK) , un premier circuit de brouillage (JMCT) agencé entre la mémoire RAM et le bus de données, et un second circuit de brouillage (JMCT') agencé entre la banque de registres et le bus de données . 6. Integrated circuit according to one of claims 4 and 5 including a RAM (DTMEM), a register bank (RBANK), a first scramble circuit (JMCT) arranged between the RAM and the data bus, and a second scrambling circuit (JMCT ') arranged between the register bank and the data bus.
7. Circuit intégré selon la revendication 6, dans lequel le premier générateur de signal aléatoire a sa sortie reliée directement au premier circuit de brouillage sans passer par le bus de données, et le second générateur de signal aléatoire a sa sortie reliée directement au second circuit de brouillage sans passer par le bus de données . 7. The integrated circuit of claim 6, wherein the first random signal generator has its output directly connected to the first scramble circuit without passing through the data bus, and the second random signal generator has its output connected directly to the second circuit interference without going through the data bus.
8. Circuit intégré selon l'une des revendications 1 à 7, comprenant une unité centrale de traitement (CPU) et formant un microprocesseur. 8. Integrated circuit according to one of claims 1 to 7, comprising a central processing unit (CPU) and forming a microprocessor.
9. Circuit intégré selon l'une des revendications 1 à 8 , agencé sur un support potable pour former un carte à puce ou tout autre objet portatif électronique équivalent . 9. Integrated circuit according to one of claims 1 to 8, arranged on a drinking medium to form a smart card or any other equivalent portable electronic object.
Description  translated from French  (OCR text may contain errors)

CIRCUIT INTEGRE COMPRENANT UN CIRCUIT DE BROUILLAGE DE DONNEES ENREGISTREES DANS UNE ZONE MEMOIRE VOLATILE INTEGRATED CIRCUIT INCLUDING INTERFERENCE CIRCUIT DATA STORED IN VOLATILE MEMORY ZONE

La présente invention concerne un circuit intégré comprenant une zone mémoire volatile dont le contenu présente une valeur déterminée après une remise à zéro du circuit intégré, la zone mémoire volatile étant connectée à un bus de données par l'intermédiaire d'un circuit de brouillage assurant le codage des données enregistrées dans la zone mémoire et le décodage des données lues dans la zone mémoire, le codage des données étant au moins fonction d'une clé appliquée au circuit de brouillage. The present invention relates to an integrated circuit comprising a volatile memory area whose contents has a predetermined value after a reset of the integrated circuit, the volatile memory region being connected to a data bus via a scrambling circuit providing coding of data recorded in the memory area and the decoding of the data read from the memory area, the encoding of data being at least a function of a key applied to the scrambling circuit. La figure 1 représente schématiquement un circuit intégré du type précité, formant ici un microprocesseur MPI (ou microcontrôleur) . Figure 1 schematically shows an integrated circuit of the aforementioned type, by forming an MPI microprocessor (or microcontroller). Le circuit intégré comprend une unité centrale CPU, une mémoire programme PMEM, par exemple une mémoire FLASH programmable et effaçable électriquement, et une mémoire volatile DTMEM, généralement une mémoire de type RAM, prévue pour sauvegarder des données temporaires pendant une session. The integrated circuit includes a CPU, a memory MMTP program, such as a programmable and erasable electrically FLASH memory and a volatile memory DTMEM, usually a RAM memory, intended to save temporary data during a session. Ces éléments sont connectés par un bus de données commun DTB. These elements are connected by a common data bus DTB. Un circuit de brouillage JMCT est agencé entre le bus de données DTB et l'entrée/sortie de données de - la mémoire DTMEM. JMCT a scrambling circuit is arranged between the data bus DTB and the input / output data - the DTMEM memory. Ce circuit de brouillage comprend une partie WJM qui assure le codage de données lors de leur écriture dans la mémoire DTMEM, et une partie RJM qui assure le décodage des données lors de leur lecture dans la mémoire DTMEM et leur application sur le bus de données. The scrambling circuit includes a WJM party providing the encoding of data when they are written in the DTMEM memory, and RJM part that decodes the data when played in DTMEM memory and their application on the data bus. Pour coder des données DTin à enregistrer dans la mémoire DTMEM, le circuit JMCT reçoit une clé fixe Ks ainsi que, de préférence, des données supplémentaires DTsup prélevées en divers points du circuit intégré MPI (au choix du concepteur) . DTIN to encode data to be stored in memory DTMEM the JMCT circuit receives a fixed key Ks and preferably additional DTsup taken at various points of the integrated MPI system data (the choice of the designer). Les données codées DTout délivrées par le circuit JMCT sont du type : DTout = F (DTin, Ks , DTsup ) DWhile the coded data output from the circuit are JMCT type: DWhile = F (DTIN, Ks, DTsup)

F étant la fonction de brouillage réalisée par le circuit JMCT. F being the scrambling function performed by the JMCT circuit. La clé fixe Ks présente un nombre de bits déterminé, par exemple 8, 16 ou 32 bits. The fixed key Ks has a determined number of bits, for example 8, 16 or 32 bits. Le circuit de brouillage est généralement un circuit à logique câblée d'une structure assez simple, comprenant par exemple des portes OU Exclusif agencées pour mélanger les bits des données DTin avec les bits de la clé Ks et les bits des données DTsup. The scrambling circuit is generally a hardwired logic circuit of a relatively simple structure, for example comprising exclusive-OR gates arranged to mix DTIN data bits with the bits of the key Ks and the bits of data DTsup.

Un tel circuit de brouillage offre généralement une bonne sécurité contre la lecture frauduleuse des données stockées dans la mémoire DTMEM au cours d'une session. Such interference circuit generally provides good security against fraudulent reading of the data stored in the memory DTMEM during a session. Un tel circuit de brouillage présente toutefois une faiblesse au plan de la sécurité, qui apparaît au moment du démarrage du circuit intégré MPI, après qu'un signal de remise à zéro RESET a été appliqué à l'unité CPU et à la mémoire DTMEM. Such interference circuit, however, a weakness in the security plan, which appears when starting the integrated MPI circuit, after a RESET reset signal was applied to the CPU and memory DTMEM. En effet, dans ce cas, tout le contenu de la mémoire DTMEM est effacé et chaque cellule mémoire présente une valeur identique, par exemple la valeur "0". Indeed, in this case, the entire contents of the DTMEM memory is erased and each memory cell has the same value, eg the value "0".

Ainsi, il existe un risque qu'un fraudeur prenne le contrôle de l'unité CPU au commencement d'une cession, après la remise à zéro du microprocesseur, et procède à une lecture complète de tout le contenu de la mémoire . Thus, there is a risk that a hacker takes control of the CPU at the beginning of a transfer, after the resetting of the microprocessor, and performs a complete reading of all the memory contents. Le contenu de la mémoire étant connu après une remise à zéro, la partie RJM du circuit de brouillage délivre sur le bus de données DTB des données décodées DTout ' qui sont égales à la transformée des données constantes par la fonction inverse de la fonction de brouillage. The memory content is known after a reset, the RJM part of the scrambling circuit delivers on the data bus DTB decoded data DWhile 'which are equal to the converted constant data by the inverse of the scrambling function . Si par exemple les données constantes sont égales à "0", les données DTout' sont de la forme suivante: For example, if the constant data are equal to "0", the data DWhile 'are of the following form:

DTout' = F "1 (0, Ks, DTsup) DWhile '= F "1 (0, Ks, DTsup)

Dans ce cas, la lecture des données DTout' peut permettre de découvrir la fonction inverse F "1 de la fonction de brouillage F et permettre par conséquent de découvrir la fonction de brouillage elle-même et la clé secrète Ks . In this case, reading DWhile data 'can reveal the inverse function F "1 of the scrambling function F and therefore allow to discover the scrambling function itself and the secret key Ks.

Une solution connue pour pallier cet inconvénient consiste à modifier la structure des cellules mémoire de la mémoire DTMEM de manière que celles-ci présentent un contenu différent, l'une relativement à l'autre, après application du signal de remise à zéro. A known solution to overcome this problem is to change the structure of memory cells DTMEM memory so that they have a different content, one relative to the other, after application of the reset signal. Ainsi, certaines cellules se retrouvent à "1" et d'autres à "0". For example, some cells are found to "1" and others to "0". Toutefois, cette solution rend l'architecture de la mémoire plus complexe en raison de la différenciation de chaque cellule mémoire. However, this solution makes the architecture more complex memory due to the differentiation of each memory cell. En outre, malgré la différenciation des valeurs par défaut dans les cellules mémoire après remise à zéro, le contenu de la mémoire est toujours identique après chaque remise à zéro. Moreover, despite the differentiation of default values in the memory cells after reset, the memory content is still the same after each reboot. La présente invention vise à pallier cet inconvénient. The present invention aims to overcome this disadvantage.

Plus particulièrement, la présente invention vise un moyen de protection contre le piratage d'un circuit de brouillage associé à une zone mémoire volatile présentant un contenu constant après chaque remise à zéro. Specifically, the present invention provides a means of protection against piracy of a scrambling circuit associated with a volatile memory area having a constant content after each reset.

Cet objectif est atteint par la prévision d'un circuit intégré comprenant une zone mémoire volatile dont le contenu présente une valeur déterminée après une remise à zéro du circuit intégré, la zone mémoire volatile étant connectée à un bus de données par l'intermédiaire d'un circuit de brouillage assurant le codage des données enregistrées dans la zone mémoire et le décodage des données lues dans la zone mémoire, le codage des données étant au moins fonction d'une clé appliquée au circuit de brouillage, dans lequel la clé appliquée au circuit de brouillage est une clé aléatoire délivrée par un générateur de signal aléatoire agencé pour changer la valeur de la clé au moins à chaque nouvelle remise à zéro du circuit intégré. This objective is achieved by providing an integrated circuit comprising a volatile memory area whose contents has a predetermined value after a reset of the integrated circuit, the volatile memory region being connected to a data bus by means of a scrambling circuit providing the coding of data recorded in the memory area and the decoding of the data read from the memory area, the encoding of data being at least a function of a key applied to the scrambling circuit, wherein the key applied to the circuit interference is a random key issued by a random signal generator arranged to change the key value at least with each new reset IC. Selon un mode de réalisation, la clé aléatoire délivrée par le générateur de signal aléatoire est stockée dans un registre par 1 ' intermédiaire du bus de données, la sortie du registre étant appliquée au circuit de brouillage. According to one embodiment, the random key issued by the random signal generator is stored in a register 1 by means of the data bus, the output of the register is applied to the scrambling circuit.

Selon un mode de réalisation, la sortie du générateur de signal aléatoire est reliée directement au circuit de brouillage, de telle manière que la clé aléatoire est appliquée au circuit de brouillage sans passer par le bus de données. According to one embodiment, the output of random signal generator is connected directly to the scrambling circuit so that the random key is applied to the scrambling circuit without passing through the data bus.

Selon un mode de réalisation, la zone mémoire volatile est une mémoire RAM. According to one embodiment, the volatile memory area is a RAM. Selon un mode de réalisation, la zone mémoire volatile est une banque de registres. According to one embodiment, the volatile memory area is a register bank.

Selon un mode de réalisation, le circuit intégré comprend une mémoire RAM, une banque de registres, un premier circuit de brouillage agencé entre la mémoire RAM et le bus de données, et un second circuit de brouillage agencé entre la banque de registres et le bus de données . According to one embodiment, the integrated circuit comprises a RAM memory, a register bank, a first scramble circuit arranged between the RAM and the data bus, and a second scrambling circuit arranged between the register bank and the bus of data . Selon un mode de réalisation, le premier générateur de signal aléatoire a sa sortie reliée directement au premier circuit de brouillage sans passer par le bus de données, et le second générateur de signal aléatoire a sa sortie reliée directement au second circuit de brouillage sans passer par le bus de données. According to one embodiment, the first random signal generator has its output directly connected to the first scramble circuit without passing through the data bus, and the second random signal generator has its output connected directly to the second scrambling circuit bypassing the data bus.

Selon un mode de réalisation, le circuit intégré comprend une unité centrale de traitement et forme un microprocesseur. According to one embodiment, the integrated circuit includes a central processing unit and form a microprocessor.

Selon un mode de réalisation, le circuit intégré est agencé sur un support potable pour former une carte à puce ou tout autre objet portatif électronique équivalent . According to one embodiment, the integrated circuit is arranged on a drinking medium to form a smart card or any other equivalent portable electronic object. Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante d'exemples de réalisation d'un circuit intégré selon l'invention, faite en relation avec les figures jointes parmi lesquelles : - la figure 1 précédemment décrite représente un circuit intégré comprenant un circuit de brouillage classique agencé à l'entrée d'une zone mémoire volatile, - la figure 2 représente schématiquement un exemple de réalisation d'un circuit intégré selon l'invention comprenant un circuit de brouillage protégé contre le piratage, - la figure 3 représente un autre exemple de réalisation d'un circuit intégré selon l'invention, et These objects, features and advantages as well as other of the present invention will be discussed in more detail in the following description of embodiments of an integrated circuit according to the invention, taken in conjunction with the accompanying drawings: - FIG 1 described above shows an integrated circuit comprising a conventional scrambling circuit arranged at the input of a volatile memory area, - Figure 2 shows schematically an embodiment of an integrated circuit according to the invention comprising a circuit interference protected against piracy, - Figure 3 shows another embodiment of an integrated circuit according to the invention, and

- la figure 4 représente un autre exemple de réalisation d'un circuit intégré selon l'invention. - Figure 4 shows another embodiment of an integrated circuit according to the invention.

La figure 2 représente schématiquement un circuit intégré selon l'invention, ici un microprocesseur MP2 comprenant une mémoire programme de type ROM ou FLASH et une mémoire de données DTMEM de type RAM connectée à un bus de données DTB . 2 schematically shows an integrated circuit according to the invention, here a microprocessor MP2 includes a ROM or FLASH program memory and data memory DTMEM RAM-type connected to a data bus DTB.

La mémoire volatile DTMEM est connectée au bus de données par l'intermédiaire d'un circuit de brouillage classique JMCT, comprenant une partie codeuse JM pour l'écriture dans la mémoire et une partie decodeuse RJM pour la lecture de la mémoire. DTMEM the volatile memory is connected to the data bus via a conventional scrambling circuit JMCT comprising a coding JM part for writing in the memory and a set top RJM part for reading the memory. La partie codeuse WJM est active lorsqu'un signal d'écriture WRITE est appliqué à la mémoire et la partie decodeuse RJM est active lorsqu'un signal de lecture READ est appliqué à la mémoire. The encoding part WJM is active when a WRITE signal is applied to memory and set top portion RJM is active when a read signal READ is applied to memory. Le circuit de brouillage JMCT reçoit sur une entrée une clé de brouillage Ks . The scrambling circuit JMCT receives on an input a scrambling key Ks. Optionnellement mais avantageusement, le circuit de brouillage JMCT reçoit également des données supplémentaires de brouillage DTsup prélevées en divers points du microprocesseur. Optionally but preferably, the scrambling circuit JMCT DTsup also receives additional interference data collected at various points of the microprocessor.

Selon l'invention, la clé de brouillage Ks est délivrée par un générateur de signal aléatoire RGEN dont la sortie est connectée au bus de données. According to the invention, the scrambling key Ks is supplied by a random signal RGEN generator whose output is connected to the data bus. Après chaque démarrage du microprocesseur, lorsqu'un signal de remise à zéro RESET interne ou externe a été appliqué à l'unité CPU et à la mémoire DTMEM, l'unité CPU applique au générateur RGEN un signal LTCH provoquant l'émission, à la sortie du générateur RGEN, d'une nouvelle clé Ks . After each time the microprocessor, when a signal resetting internal or external RESET was applied to the CPU and DTMEM memory, the CPU applies to a LTCH signal generator RGEN causing the issue, the RGEN output of the generator, a new key Ks. La nouvelle clé Ks est stockée dans un registre KREG accessible en écriture depuis le bus de données, dont la sortie est directement reliée au circuit de brouillage JMCT. The new key Ks is stored in a register KREG writable from the data bus, the output is directly connected to JMCT scrambling circuit.

Ainsi, si un fraudeur prend le contrôle de l'unité CPU au moyen d'un programme frauduleux après remise à zéro du microprocesseur, lit tout le contenu de la mémoire DTMEM et parvient à décoder la clé Ks, cette clé ne sera pas utilisable par la suite. So if a hacker takes control of the CPU using a fraudulent program after resetting the microprocessor reads the entire contents of the memory DTMEM and manages to decode the Ks key, this key can not be used by the following. En effet, lorsque le fraudeur relancera une nouvelle session au moyen d'un programme application prévu dans la mémoire PMEM et cherchera à décoder les données stockées dans la mémoire DTMEM par le programme application, la clé Ks ne sera plus la même . Indeed, when the fraudster will relaunch a new session using an Application Program in MMTP memory and try to decode the data stored in the memory DTMEM by the application program, the key Ks will never be the same.

La figure 3 représente un mode de réalisation d'un microprocesseur MP3 selon 1 ' invention offrant un degré de sécurité plus élevé. 3 shows one embodiment of an MP3 microprocessor 1 according to the invention providing a higher degree of security. Ici, la sortie du générateur RGEN est reliée directement au circuit de brouillage JMCT, sans passer par le bus de données DTB. Here, the output of RGEN generator is connected directly to JMCT scrambling circuit, bypassing the data bus DTB. Ainsi, la nouvelle clé Ks délivrée à chaque nouvelle session ne circule pas en clair sur le bus de données DTB. So the new Ks issued to each new session does not circulate in light on the data bus DTB. Le signal LTCH appliqué au générateur RGEN pour déclencher l'émission d'une nouvelle clé Ks, est de préférence généré de façon hardware par l'unité CPU afin de ne pouvoir être inhibé par une manipulation du système d'exploitation de l'unité CPU. The LTCH signal applied to RGEN generator to trigger the issuance of a new key Ks is preferably generated so hardware by the CPU so as not to be inhibited by a manipulation of the operating system of the CPU . Un circuit hardware spécifique peut également être prévu pour déclencher le circuit RGEN après une remise à zéro du microprocesseur. A specific hardware circuit may also be designed to trigger the RGEN circuit after a reset of the microprocessor.

Dans le mode de réalisation représenté en figure 4, un microprocesseur MP4 selon 1 ' invention comprend en outre une banque de registres RBANK connectée au bus de données DTB. In the embodiment shown in Figure 4, an MP4 microprocessor 1 according to the invention further comprises a register bank RBANK connected to the data bus DTB. Cette banque de registres est également formée par des cellules mémoire volatiles et est équipée de son propre circuit de brouillage JMCT' agencé entre le bus de données et son entrée/sortie. This register bank is also formed by volatile memory cells and is equipped with its own scrambling circuit JMCT 'arranged between the data bus and input / output. La clé Ks ' appliquée au second circuit de brouillage JMCT' est générée par un second générateur de signal aléatoire RGEN' dont la sortie est reliée ici directement au circuit de brouillage, sans passer par le bus de données. The key Ks' applied to the second scrambling circuit JMCT 'is generated by a second random signal generator RGEN' whose output is connected directly here to the scrambling circuit, without passing through the data bus. Ainsi, chaque circuit de brouillage JMCT, JMCT' dispose de sa propre clé secrète Ks, Ks ' qui change de valeur à chaque nouvelle session. So every JMCT scrambling circuit JMCT 'has its own secret key Ks, Ks' changing value with each new session.

Il apparaîtra clairement à l'homme de l'art que la présente invention est susceptible de diverses variantes de réalisation. It will be apparent to those skilled in the art that the present invention is susceptible of various alternative embodiments. Notamment, en figure 4, un générateur de signal aléatoire commun aux deux circuits de brouillage pourrait être prévu. In particular, in Figure 4, a common random signal generator to both jamming circuitry could be provided. Par ailleurs, d'autres circuits de brouillage peuvent être prévus en d'autres points du microprocesseur, par exemple entre le bus de données et la mémoire programme PMEM. Furthermore, other scrambling circuits may be provided at other points of the microprocessor, for example between the data bus and MMTP program memory.

La présente invention est également susceptible de diverses applications. The present invention is also susceptible of various applications. L'application principale visée ici consiste dans la réalisation d'un microprocesseur sécurisé destiné à être incorporé dans un objet portable tel une carte plastique, pour former une carte à puce ou tout autre objet portatif électronique sécurisé, par exemple une étiquette électronique, un badge électronique de contrôle d'accès, etc.. Toutefois, la présente invention est applicable de façon générale à tout type de circuit intégré sécurisé pourvu d'une" zone mémoire volatile susceptible de contenir des données dont la confidentialité doit être préservée. The main application described here consists in the realization of a secure microprocessor adapted to be incorporated in a portable object such as a plastic card to form a smart card or any other secure portable electronic object, such as an electronic tag, a badge electronic access control, etc .. However, the present invention is generally applicable to any type of secure integrated circuit provided with a "volatile memory area may contain data confidentiality must be preserved.

Patent Citations
Cited PatentFiling datePublication dateApplicantTitle
US5915025 *Jan 15, 1997Jun 22, 1999Fuji Xerox Co., Ltd.Data processing apparatus with software protecting functions
US6003135 *Jun 4, 1997Dec 14, 1999Spyrus, Inc.Modular security device
Classifications
International ClassificationG06F21/85, G06F21/79, G06F1/00
Cooperative ClassificationG06F21/79, G06F21/85
European ClassificationG06F21/79, G06F21/85
Legal Events
DateCodeEventDescription
Jun 27, 2002AKDesignated states
Kind code of ref document: A1
Designated state(s): JP US
Jun 27, 2002ALDesignated countries for regional patents
Kind code of ref document: A1
Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR
Nov 20, 2002121Ep: the epo has been informed by wipo that ep was designated in this application
Feb 18, 2004122Ep: pct application non-entry in european phase
Jan 18, 2006NENPNon-entry into the national phase in:
Ref country code: JP
Jan 18, 2006WWWWipo information: withdrawn in national office
Country of ref document: JP