DE3942669A1 - Virtuelles maschinensystem - Google Patents
Virtuelles maschinensystemInfo
- Publication number
- DE3942669A1 DE3942669A1 DE3942669A DE3942669A DE3942669A1 DE 3942669 A1 DE3942669 A1 DE 3942669A1 DE 3942669 A DE3942669 A DE 3942669A DE 3942669 A DE3942669 A DE 3942669A DE 3942669 A1 DE3942669 A1 DE 3942669A1
- Authority
- DE
- Germany
- Prior art keywords
- virtual machine
- interrupt
- input
- output
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45541—Bare-metal, i.e. hypervisor runs directly on hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
- G06F2009/45579—I/O management, e.g. providing access to device drivers or storage
Description
Die vorliegende Erfindung betrifft ein virtuelles Maschinen
system. In einem virtuellen Maschinensystem (VMS) laufen
mehrere logische Computer, nämlich die virtuellen Ma
schinen (VMs) gleichzeitig auf einem realen Computer.
Bei einem bekannten virtuellen Maschinensystem vermittelt
ein virtuelles Maschinensteuerprogramm (VMPC) zwischen
von einem Betriebssystem (OS) ausgegebenen Eingabe/Ausgabe-
Befehlen und Befehlen, die eine virtuelle Maschine betref
fen, und diese werden auf diese Weise durch Softwareprogramme
simuliert. Folglich entsteht aufgrund der langen Verar
beitungszeit das Problem einer beträchtlichen Überhangs
zeit.
Um diese Schwierigkeit zu überwinden, wurde ein System
vorgeschlagen, das die Operationen direkt durch ein
Hardwaresystem ohne Vermittlung durch das VMCP ausführt,
wodurch sich der durch die Eingabe/Ausgabe-Simulationen
hervorgerufene Überhang verringert. Beispiele für ein
solches bekanntes System sind IBM Programming Announcement
Virtual Maschine/Extended Architecture (VM/XA) Systems
Facility (February 12, 1985), der US-Patentanmeldung
44 94 189 mit dem Titel "Verfahren und Vorrichtung
zum Schalten einer Systemsteuerung von CPUs", und der
JP-A-60-1 50 140 mit dem Titel "Ein/Ausgabeverfahren im
virtuellen Maschinensystem" zu entnehmen.
In einem Computersystem wird eine Eingabe/Ausgabe-Verarbei
tung ermöglicht, wenn eine Software (Betriebssystem) einen
Eingabe/Ausgabe-Startbefehl zur Aktivierung eines Eingabe/
Ausgabe-Prozessors ausführt. Wenn diese Verarbeitung beendet
ist, gibt der Eingabe/Ausgabe-Prozessor eine Quittung
an das Betriebssystem. Die Quittung von dem Eingabe/Ausgabe-
Prozessor ist eigens in Eingabe/Ausgabe-Unterbrechungen
und Unterbrechungsinformation klassifiziert. Die die
Eingabe/Ausgabe-Unterbrechungen betreffenden Operationen
werden wie folgt durchgeführt.
Eine in einem Eingabe/Ausgabe-Prozessor aufgetretene Eingabe/
Ausgabe-Unterbrechung wird von dem Betriebssystem angenommen,
wenn letzteres in einem zur Annahme einer Unterbrechung
geeigneten Zustand ist. Wenn dagegen das Betriebssystem
nicht in einem zur Annahme einer Unterbrechung geeigneten
Zustand ist, wird die Eingabe/Ausgabe-Unterbrechung in
dem Eingabe/Ausgabe-Prozessor als anstehende Unterbrechung
in Reserve gehalten. Unterbrechungsinformation kann erfaßt
werden, wenn das Betriebssystem einen Test-Subkanal-Befehl
(TSCH) ausführt. Bei der Ausführung des TSCH-Befehls setzt
das System einen anstehenden Unterbrechungszustand zurück,
der eine Bedingung angibt, daß der Eingabe/Ausgabe-Prozessor
Unterbrechungsinformation hält.
Der TSCH-Befehl wird direkt von der Hardware ohne Rücksicht
auf die Steuerung des VMCP ausgeführt.
Trotz der Möglichkeit des Betriebs einer Vielzahl von
virtuellen Maschinen in einem virtuellen Maschinensystem
wird während einer gegebenen Zeitdauer das VMCP oder irgend
eine der virtuellen Maschinen (VM 0, VM 1, usw.) betrieben
und belegt damit die reale Maschine.
Einzelheiten des
Verfahrens der direkten Ausführung der Eingabe/Ausgabe-
Verarbeitung der virtuellen Maschine mittels der Hardware
werden in der japanischen Patentanmeldung 63-1 64 758
mit dem Titel "Eingabe/Ausgabe-Verfahren für virtuelle
Maschinen" desselben Anmelders beschrieben (US-Patentan
meldung 3 73 216 vom Juni 1989).
In einem das in der japanischen Patentanmeldung
63-1 64 758 beschriebenen Verfahren verwendenden virtuellen
Maschinensystem stellt das VMCP die Hardware so ein, daß
eine Eingabe/Ausgabe-Unterbrechung für einen Eingabe/
Ausgabe-Startbefehl einer virtuellen Maschine (z. B. VM 0)
wie folgt verarbeitet wird. Das heißt, daß das Betriebs
system, wenn die VM 0 arbeitet, falls das Betriebssystem
auf der virtuellen Maschine in einem Zustand ist, wo es
die Eingabe/Ausgabe-Unterbrechung annehmen kann, direkt
die Eingabe/Ausgabe-Unterbrechung annimmt; andernfalls
hält der Eingabe/Ausgabe-Prozessor die anstehende Eingabe/
Ausgabe-Unterbrechung. In einem Fall, wo die VM 0 nicht
betrieben wird, akzeptiert und reserviert dem VMCP die
Eingabe/Ausgabe-Unterbrechung.
In dem wie oben gestalteten virtuellen Maschinensystem
akzeptiert und reserviert das VMCP die Eingabe/Ausgabe-
Unterbrechung, falls eine Eingabe/Ausgabe-Unterbrechung
für einen Eingabe/Ausgabe-Startbefehl der VM 0 stattfindet,
wenn letztere nicht betrieben wird, um damit die Hardware
so einzustellen, daß sich eine Möglichkeit ergibt, daß
die reservierte Unterbrechung dem Betriebssystem angeboten
werden kann. Die Hardware ist nämlich so eingerichtet,
daß die Steuerung dem VMCP übergeben wird, wenn die VM 0
ihren Betrieb startet und daraufhin in einen Zustand,
der zur Annahme einer Unterbrechung geeignet ist, eintritt.
Unter dieser Hardwarebedingung wird der TSCH-Befehl direkt
von der Hardware ohne jede Steuerung durch das VMCP aus
geführt, wenn das Betriebssystem in dem zur Annahme der
Unterbrechung ungeeigneten Zustand eine Anforderung zur
Ausführung des TSCH-Befehls ausgibt, so daß die Unter
brechungsinformation der VM 0 übergeben und der schwebende
Unterbrechungszustand in dem Eingabe/Ausgabe-Prozessor
zurückgesetzt wird. Darauffolgend wird die Steuerung an
das VMCP mit der wie oben beschrieben eingestellten Hard
ware übergeben, wenn das Betriebssystem auf der VM 0 zu
arbeiten beginnt und in den zur Annahme der Eingabe/Ausgabe
geeigneten Zustand eintritt. Demgemäß legt das VMCP die
reservierte Eingabe/Ausgabe-Unterbrechung der VM 0 vor.
Da jedoch die in bezug auf die Eingabe/Ausgabe-Unterbrechung
zu erfassende Unterbrechungsinformation zuvor durch die
VM 0 zu einem Zeitpunkt erhalten wurde, wo das Betriebs
system der VM 0 einen TSCH-Befehl ausführt, entsteht das
Problem, daß die vorgelegte Eingabe/Ausgabe-Unterbrechung
überzählige Information darstellt.
Es ist deshalb Aufgabe der Erfindung, ein virtuelles Ma
schinensystem mit das obengenannte Problem lösenden Mitteln
zu ermöglichen, bei dem die Verarbeitungsleistung erhalten
bleibt.
Zur Lösung der obigen Aufgabe weist das virtuelle Maschinen
system erfindungsgemäß eine Speichereinrichtung, die in
ein virtuelles Maschinensteuerprogramm (VMCP) ein Ergebnis
speichert bzw. in dieses Steuerprogramm setzt, daß eine
Eingabe/Ausgabe-Unterbrechung zu deren Rückstellung ak
zeptiert wurde, eine Rücksetzeinrichtung, die betrieben
wird, wenn Unterbrechungsinformation von einer virtuellen
Maschine (VM), ohne daß ein Steuervorgang des VMCP empfangen
wurde, verarbeitet wird, um den Zustand der Speichereinrich
tung zurückzusetzen, eine Steuereinrichtung, die den Steuer
vorgang dem VMCP übergibt, wenn die VM in einen unterbrech
baren Zustand versetzt wird, und eine Prüfeinrichtung auf,
die prüft, ob die VM den Zustand der Speichereinrichtung
zurückgesetzt hat oder nicht.
Erfindungsgemäß wird durch die obengenannten Einrichtungen
der Zustand der Speichereinrichtung in einem Fall, wo
die Eingabe/Ausgabe-Unterbrechung von dem VMCP akzeptiert
und reserviert ist, sobald das Ereignis in der Speicher
einrichtung gespeichert und ein VM die Unterbrechungsin
formation ohne Eingriff seitens des VMCP verarbeitet,
von der Rücksetzeinrichtung zurückgesetzt. Wenn die VM
einen unterbrechbaren Zustand erreicht, übergibt die Steuer
einrichtung die Steuerung dem VMCP. Bei der Operation,
die die in dieser Weise angenommene und reservierte Eingabe/
Ausgabe-Unterbrechung einer VM übergibt, veranlaßt das
VMCP die Prüfeinrichtung zur Übergabe der Steuerung an
das VMCP. Bei der Operation zur Übergabe der so akzeptier
ten und reservierten Eingabe/Ausgabe-Unterbrechung an
eine VM, veranlaßt das VMCP die Prüfeinrichtung zu ent
scheiden, ob die VM bereits die Unterbrechungsinformation
erhalten und den Zustand der Speichereinrichtung zurück
gesetzt hat oder nicht. Wenn dies nicht der Fall ist,
präsentiert das VMCP die Eingabe/Ausgabe-Unterbrechung
der VM; andernfalls gibt das VMCP die Reservierung der
angenommenen Unterbrechung frei oder löscht diese, ohne
daß es die so reservierte Eingabe/Ausgabe-Unterbrechung
der VM präsentiert.
Die Erfindung wird im folgenden anhand der Zeichnung näher
beschrieben. Es zeigt
Fig. 1 ein schematisches Blockdiagramm einer
Eingabe/Ausgabe-Direktausführungseinrichtung
in einem virtuellen Maschinensystem als
ein Ausführungsbeispiel der Erfindung;
Fig. 2 ein Flußdiagramm einer Host-Unterbrechungs
verarbeitung;
Fig. 3 ein Diagramm, das ein Befehlsformat eines
TSCH-Befehls zeigt;
Fig. 4 ein Flußdiagramm für die Verarbeitung des
TSCH-Befehls;
Fig. 5 ein Diagramm, das schematisch das Format
eines TISTP-Befehls zeigt;
Fig. 6 ein Flußdiagramm für die Verarbeitung des
TISTP-Befehls; und
Fig. 7 ein Flußdiagramm, das Operationen des vir
tuellen Maschinensystems als Ausführungs
beispiel der Erfindung zeigt.
Zunächst wird das der Erfindung zugrundeliegende Prinzip
beschrieben, das die obengenannten Probleme löst.
Beispielsweise wird beim Auftreten einer Eingabe/Ausgabe-
Unterbrechung für einen Eingabe/Ausgabe-Startbefehl, wenn
ein Operationssystem auf einer VM, auf der der Eingabe/
Ausgabe-Startbefehl ausgeführt wird, nicht in Betrieb
ist, die Eingabe/Ausgabe-Unterbrechung von der Hardware
aufbewahrt (Anstehenlassen). Zu einem Zeitpunkt später,
wenn das Betriebssystem mit seiner Arbeit beginnt und
daraufhin einen Zustand erreicht, bei dem es eine Eingabe/
Ausgabe-Unterbrechung akzeptiert, wird die anstehende
Eingabe/Ausgabe-Unterbrechung dem Betriebssystem übergeben.
Wenn jedoch das System eine große Anzahl virtueller Ma
schinen aufweist, oder wenn der reale Computer eine Mehr
prozessorstruktur hat, erhöht sich die Anzahl der Eingabe/
Ausgabe-Unterbrechungen, die durch die Hardware anstehen,
wodurch die Verarbeitungsleistung des Systems unvermeidbar
verringert wird.
Das Lösungsprinzip wird nun anhand eines erfindungsgemäßen
Ausführungsbeispiels beschrieben.
Fig. 1 zeigt ein Funktionsblockschaltbild der virtuellen
Maschine und weist auf
einen Hauptspeicher 1000, einen Befehlsprozessor (IP)
2000, einen Eingabe/Ausgabe-Prozessor (IOP) 3000, eine
Eingabe/Ausgabe-Steuereinrichtung (IOC) 4000, eine
Eingabe/Ausgabe-Einrichtung 5000 und eine Systemsteuer
einrichtung 6000.
Obwohl dieser Aufbau eine Einheit der IOC und eine Einheit
der Eingabe/Ausgabe-Einrichtung enthält, sind gewöhnlich
mehrere IOC-Einheiten und Einheiten der Eingabe/Ausgabe-
Einrichtung im virtuellen Maschinensystem vorgesehen.
Der Hauptspeicher 1000 speichert eine Eingabe/Ausgabe-
(I/O)-Ausführungsanforderungsschlange 1100, eine Eingabe/
Ausgabe-Unterbrechungsanforderungsschlange 1200, Subkanäle
1400, deren Anzahl in Beziehung zu der der Eingabe/Ausgabe-
Einrichtungen 5000 steht, und weist Bereiche SD 1500 auf,
die Zustände der jeweiligen virtuellen Maschine speichern
und deren Anzahl der der virtuellen Maschinen entspricht.
Jeder Subkanal enthält ein Bit SCH-STP 1420, das einen
schwebenden Unterbrechungszustand des Subkanals 1400
darstellt (nachstehend als ein schwebender Zustand
bezeichnet) und ein Bit SCH-HI 1410, welches ein Auftre
ten einer Host-Unterbrechung angibt, nämlich das Ereignis,
daß das VMCP eine Eingabe/Ausgabe-Unterbrechung angenommen
hat.
Außerdem enthält der Befehlsprozessor (IP) 2000 ein Be
fehlsregister 2100, das einen aus dem Hauptspeicher 1000
ausgelesenen Befehl speichert, einen Befehlsdecodierer
2110, der den Befehl decodiert, eine Befehlsausführungs
schaltung 2120, die den Befehl ausführt, eine Host-Unter
brechungsaktivierschaltung 2210, die entscheidet, ob das
VMCP unterbrechbar ist oder nicht, eine Unterbrechungs
verarbeitungsschaltung 2300, die die Unterbrechungsverar
beitung durchführt, und eine Überwachungs- und Steuer
schaltung 2500, die einen für eine Eingabe/Ausgabe-Unter
brechung unterbrechbaren Zustand einer virtuellen Maschine
überwacht, um die Steuerung an das VMCP zu übergeben,
wenn der unterbrechbare Zustand der virtuellen Maschine
erkannt ist. Weiterhin sind verschiedene Arten von Steuer
registern vorgesehen, wie ein VM-Ausführungsmodusbit 2400
(der VM-Ausführungsmodus wird nachstehend mit IE-Modus
bezeichnet), ein Host-PSW 2410 und ein Host-CR6 2420,
das zum VMCP gehört, ein Gast-PSW 2430 und ein Gast-CR6
2440 für eine VM, ein Gast-CR6 2450 für eine direkte
Eingabe/Ausgabe-Ausführung, das eine Maske einer besetzten
Unterklasse einer laufenden virtuellen Maschine enthält,
ein Host-Kennzifferregister 2460 und ein Gast-Kennziffer
register 2470.
Bei dem oben angeführten Computersystem wird ein Start-
Interpretationsausführungsbefehl (SIE) zur Erstellung
des IE-Modus ausgeführt. Der SIE-Befehl hat als einen
Operanden eine Adresse eines Bereichs SD 1500 im Haupt
speicher 1000 von Fig. 1. Wenn der SIE-Befehl ausgeführt
ist, setzt die Befehlsausführungsschaltung 2120 das IE-
Modusbit 2400 auf "1", was bedeutet, daß die VM läuft.
Das Host-PSW 2410 und das Host-CR6 2420 werden jeweils
mit den Inhalten des PSW und des CR6 des übergeordneten
Programms (Host), nämlich dem VMCP geladen. Das Gast-PSW
2430 und das Gast-CR6 2440 werden mit den Inhalten des
PSW und des CR6 der in dem von dem Operanden des SIE-
Befehls spezifizierten SD 1500 gespeicherten VM geladen.
In dem Eingabe/Ausgabe-Direktausführungsgast-CR6 2450
werden an Bitpositionen, die zu der dem Gast zugeeigneten
Unterklasse gehören, Masken, Werte der der zugeeigneten
Unterklasse entsprechenden virtuellen Unterklasse gesetzt.
Sobald eine Unterbrechungsanforderung auftritt, entscheidet
die Host-Unterbrechungsaktivierschaltung 2210, ob der Host
(VMCP) unterbrechbar ist oder nicht auf der Basis der
I/O-Maske des Host-PSW 2210 und des Host-CR6 2420. Wenn
das VMCP unterbrechbar ist, setzt das System ein Latch-
LH 2230 auf "1". Die Gast-Unterbrechungsaktivierschaltung
2220 entscheidet, ob der Gast unterbrechbar ist oder nicht
aufgrund der I/O-Maske des Gast-PSW 2430 und des I/O-
Direktausführungs-CR6 2450. Wenn der unterbrechbare Zu
stand erkannt wurde, setzt das System ein Lach-LG 2240
auf "1".
In Fig. 2 ist die Unterbrechungsverarbeitungsschaltung
2300 dargestellt.
Die Signale von den Latch-Speichern-LH 2230 und LG 2240
werden durch UND-Schaltungen 2302, 2304, 2306 und eine
ODER-Schaltung 2308 zur Initiierung eines Gast-Unter
brechungsverarbeitungsmikroprogramms verarbeitet, wenn
nur der Latch-Speicher-LG 2240 eine "1" enthält (nur die
Gast-Unterbrechung ist möglich), und zur Initiierung eines
Host-Unterbrechungsverarbeitungsmikroprogramms 2310, wenn
die Latch-Speicher-LH 2230 und LG 2240 jeweils eine "1"
enthalten (d. h., wenn die Gast- und Host-Unterbrechung
möglich ist), oder wenn nur der Latch-Speicher-LH 2230
eine "1" enthält (nur die Host-Unterbrechung ist möglich).
Das Host-Unterbrechungsverarbeitungsmikroprogramm 2310
setzt zuerst das Latch-LG 2240 zurück, um die Unterbre
chungsanforderung aus der I/O-Anforderungswarteschlange
1200 herauszunehmen (Schritt 2313). Dann wird eine PSW-
Transferoperation mittels des Host-Kennzifferregisters
HPXR 2460 ausgeführt. Darauffolgend werden Unterbrechungs
parameter vom Subkanal erhalten und in das Host-PSA
(Schritt 2317) gespeichert, und der Wert des Latch-
Speichers-LG 2230 wird in das Bit SCH-HI 1410, das das
Auftreten einer Host-Unterbrechung angibt, geladen
(Schritt 2319). Dann wird das Latch-LH 2230 zurückge
setzt (Schritt 2321), wodurch die Verarbeitung beendet
wird (Schritt 2323).
Nachfolgend wird die Verarbeitung eines Prüf-Subkanal-
Befehls (TSCH-Befehl) beschrieben, bei der der Zustand
des Subkanals geprüft und eine Unterbrechungsinformation
gespeichert wird.
Fig. 3 zeigt ein Befehlsformat des TSCH-Befehls. Für diesen
Befehl kennzeichnen die Bits 16 bis 31 eine Subkanalnummer
eines allgemeinen Registers 1 (GR 1), wie Fig. 3 zeigt.
Unterbrechungsinformation des Subkanals, der vom GR 1 ge
kennzeichnet ist, ist in einem Bereich (B 2 + D 2) des Haupt
speichers gespeichert, der vom zweiten Operanden gekenn
zeichnet ist. Danach wird der Zustand des Subkanals, näm
lich "1" oder "0" des Zustandsanhängigkeitsbits SCH-STP 1420
auf einen Bedingungscode (CC) übertragen. Der Inhalt des
CC ist 0 oder 1, jeweils abhängig davon, ob der Wert des
SCH-STP 1420 "1" oder "0" ist. Außerdem wird das Feld
der zu speichernden Subkanalinformation Unterbrechungs
ansprechblock genannt.
Fig. 4 zeigt ein Flußdiagramm der Verarbeitung eines TSCH-
Befehls in der Befehlsausführungsschaltung 2120 mittels
des Befehlsausführungsmikroprogramms 2130.
Zuerst prüft das Programm, ob ein vom allgemeinen Register
1 (GR 1) gekennzeichneter Subkanal im anhängigen Zustand
ist oder nicht (Schritt 8010). Wenn dies nicht der Fall
ist (SCH-STP 1420 = "0"), wird eine 1 als Bedingungscode
(CC) gesetzt (Schritt 8012), und die Steuerung springt
zu einem Schritt 8020. Wenn der Subkanal im anhängigen
Zustand ist (SCH-STP 1420 = "1"), wird eine 0 als Be
dingungscode (CC) gesetzt (Schritt 8014), und dann wird
der Inhalt des SCH-STP 1420 auf "0" gesetzt (Schritt 8016).
Außerdem wird das Bit SCH-HI 1410, das ein Auftreten einer
Host-Unterbrechung des Subkanals angibt, auf "0" gesetzt
(Schritt 8018). Dies ist eine Richtung zum VMCP, wenn
eine I/O-Unterbrechung vom Subkanal vorhanden und im VMCP
reserviert ist, wobei die reservierte I/O-Unterbrechung
gültig ist. Danach wird der Unterbrechungsansprechblock
(IRB) in einem Bereich des Hauptspeichers gespeichert,
der von einem Operanden des Befehls gekennzeichnet ist
(Schritt 8022). Danach ist die Verarbeitung beendet
(Schritt 8022).
Nachstehend wird die Verarbeitung eines Befehls, nämlich
eines Prüfbefehls für Host-I/O-Unterbrechung bei anhängigem
Zustand (TISTP) beschrieben, der entscheidet, ob eine
Host-Unterbrechung gültig ist oder nicht. Fig. 5 zeigt
ein Befehlsformat des TISTP-Befehls.
Der TISTP-Befehl prüft das SCH-HI 1410 eines durch die
Bits 16 bis 31 des allgemeinen Registers 1 (GR 1) gekenn
zeichneten Subkanals und überträgt das Resultat der Prü
fung auf den Bedingungscode (CC). Der CC wird auf 0 oder
1 gesetzt, wenn das SCH-HI 1410 jeweils "0" oder "1" ist.
Fig. 6 zeigt die Verarbeitung des in der Befehlsausführungs
schaltung 2120 ausgeführten TISTP-Befehls mittels eines
Befehlsausführungsmikroprogramms 2130. Zuerst prüft das
Programm, ob das SCH-HI 1410 eines vom allgemeinen Register
1 (GR 1) spezifizierten Subkanals "1" oder "0" ist (Schritt
82200). Abhängig von dem Wert "1" oder "0" des SCH-HI 1410
wird das CC jeweils auf 1 (Schritt 8202) oder auf 0
(Schritt 8204) gesetzt, wodurch die Verarbeitung beendet
ist (Schritt 8206).
Durch die Ausführung des TISTP-Befehls kann das VMCP ent
scheiden, ob eine im VMCP reservierte Eingabe/Ausgabe-
Unterbrechung gültig ist oder nicht.
Nun wird anhand der Fig. 7 ein Flußdiagramm der bei diesem
Ausführungsbeispiel ermöglichten Verarbeitung beschrieben.
In einem realen Computer, der zwei Befehlsprozessoren
IP 0 und IP 2 hat, gibt ein Betriebssystem auf der VM 0,
wenn die VM 0 auf dem IP 0 läuft, einen Eingabe/Ausgabe-
Startbefehl, nämlich einen Start-Subkanalbefehl (SSCH-
Befehl) durch Kennzeichnung eines Subkanals 1 aus. Dieser
Befehl wird direkt ausgeführt (Schritt 7010). Dann wird
der Subkanal 1 in den anhängigen Zustand versetzt und
das SCH-STP 1420 auf "1" gesetzt (Schritt 7100). Eine
Host-Unterbrechung tritt in dem IP 2 im Wartezustand auf,
um das SCH-HI 1410 auf "1" zu setzen (Schritt 7105). In
dem IP 2 prüft das VMCP, ob die VM 0 unterbrechbar ist oder
nicht (Schritt 7110). Wenn die VM 0 unterbrechbar ist,
wird die Unterbrechung der VM 0 übergeben (Schritt 7120).
Nachfolgend wird eine weitere virtuelle Maschine bezeichnet
(Schritt 7125), die Eingabe/Ausgabe-Unterbrechung reser
viert (Schritt 7130) und dann die Überwachungs- und
Steuerschaltung 2500 der Hardware so eingestellt, daß
die Steuerung dem VMCP übergeben wird, wenn die VM 0 danach
unterbrechbar wird (Schritt 7140). Danach wird eine weitere
virtuelle Maschine abgefertigt (Schritt 7150).
Danach wird, wenn ein auf der VM 0, die auf dem IP 0 läuft,
arbeitendes Betriebssystem einen TSCH-Befehl ausgibt,
dieser Befehl direkt ausgeführt (Schritt 7200). Das
SCH-STP 1420 wird auf "0" gesetzt (Schritt 7220). Eben
falls wird das SCH-HI 1410 auf "0" gesetzt (Schritt 7230).
Danach wird die Steuerung, wenn die VM 0 unterbrechbar
wird (Schritt 7300), der VMCP übergeben, aufgrund der
im Schritt 7140 ermöglichten Hardwareeinstellung.
Das VMCP führt dann einen TISTP-Befehl aus (Schritt 7305),
um zu entscheiden, ob die im Schritt 7130 reservierte
Unterbrechung gültig ist. Als Ergebnis wird, wenn der
Inhalt des CC 1 oder 0 ist, jeweils die reservierte Unter
brechung der VM 0 übergeben (Schritt 7310) oder die Unter
brechungsreservierung zurückgesetzt (Schritt 7320).
Nach der obigen Beschreibung wird erfindungsgemäß in einem
Fall, wo eine virtuelle Maschine einen direkten Eingabe/
Ausgabe-Befehl bearbeitet, eine Möglichkeit zur Prüfung
der Gültigkeit einer Unterbrechung geschaffen, die durch
das VMCP wegen einer Host-Unterbrechung reserviert wurde.
Dadurch wird verhindert, daß unnötige Unterbrechungen
der virtuellen Maschine übergeben werden.
Claims (3)
1. Virtuelles Maschinensystem
gekennzeichnet durch
eine Speichereinrichtung (1410), in die eine Information darüber gesetzt wird, daß eine Eingabe/Ausgabe-Unter brechung von einem virtuellen Maschinensteuerprogramm akzeptiert und reserviert wurde;
eine Rücksetzeinrichtung (2300, 2310), die in einem Fall, wo eine virtuelle Maschine Unterbrechungsinfor mation ohne Intervention des virtuellen Maschinen steuerprogramms verarbeitet hat, einen in der Speicher einrichtung gespeicherten Zustand zurücksetzt;
eine Überwachungs- und Steuereinrichtung (2500), die die Steuerung dem virtuellen Maschinensteuerprogramm überträgt, wenn die virtuelle Maschine einen unterbrech baren Zustand annimmt; und
eine Prüfeinrichtung (2302, 2304, 2306, 2308), die prüft, ob die virtuelle Maschine den Zustand in der Speichereinrichtung zurückgesetzt hat oder nicht.
eine Speichereinrichtung (1410), in die eine Information darüber gesetzt wird, daß eine Eingabe/Ausgabe-Unter brechung von einem virtuellen Maschinensteuerprogramm akzeptiert und reserviert wurde;
eine Rücksetzeinrichtung (2300, 2310), die in einem Fall, wo eine virtuelle Maschine Unterbrechungsinfor mation ohne Intervention des virtuellen Maschinen steuerprogramms verarbeitet hat, einen in der Speicher einrichtung gespeicherten Zustand zurücksetzt;
eine Überwachungs- und Steuereinrichtung (2500), die die Steuerung dem virtuellen Maschinensteuerprogramm überträgt, wenn die virtuelle Maschine einen unterbrech baren Zustand annimmt; und
eine Prüfeinrichtung (2302, 2304, 2306, 2308), die prüft, ob die virtuelle Maschine den Zustand in der Speichereinrichtung zurückgesetzt hat oder nicht.
2. Virtuelles Maschinensystem nach Anspruch 1,
dadurch gekennzeichnet,
daß die Rücksetzeinrichtung den Zustand in der Speicher
einrichtung zurücksetzt, wenn die virtuelle Maschine
einen Befehl zur Verarbeitung der Unterbrechungsinformation
(TSCH-Befehl) ausführt.
3. Virtuelles Maschinensystem nach Anspruch 1,
dadurch gekennzeichnet,
daß die Prüfeinrichtung ansprechend auf einen durch das
virtuelle Maschinensteuerprogramm ausgeführten Befehl, der
entscheidet, ob eine Host-Unterbrechung gültig ist oder
nicht (TISTP-Befehl), prüft, ob die virtuelle Maschine den
Zustand in der Speichereinrichtung zurückgesetzt hat oder
nicht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63325802A JPH02171934A (ja) | 1988-12-26 | 1988-12-26 | 仮想計算機システム |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3942669A1 true DE3942669A1 (de) | 1990-06-28 |
Family
ID=18180758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3942669A Withdrawn DE3942669A1 (de) | 1988-12-26 | 1989-12-22 | Virtuelles maschinensystem |
Country Status (3)
Country | Link |
---|---|
US (1) | US5187802A (de) |
JP (1) | JPH02171934A (de) |
DE (1) | DE3942669A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2672708A1 (fr) * | 1991-02-08 | 1992-08-14 | Nec Corp | Dispositif et procede pour traiter une demande d'interruption dans un systeme de traitement des donnees fonctionnant en mode machine virtuelle. |
Families Citing this family (96)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2870254B2 (ja) * | 1991-10-02 | 1999-03-17 | 日本電気株式会社 | 仮想計算機の入出力割り込み処理方式 |
JP2677474B2 (ja) * | 1992-01-14 | 1997-11-17 | 富士通株式会社 | 仮想計算機の制御情報収集装置および方法 |
JP3300407B2 (ja) * | 1992-05-15 | 2002-07-08 | 富士通株式会社 | 仮想計算機システム |
US5802350A (en) * | 1996-01-18 | 1998-09-01 | International Business Machines Corporation | System and method for selecting an interrupt system based upon the operating system of a multiprocessor system |
US7089418B1 (en) | 2000-03-31 | 2006-08-08 | Intel Corporation | Managing accesses in a processor for isolated execution |
US6934817B2 (en) * | 2000-03-31 | 2005-08-23 | Intel Corporation | Controlling access to multiple memory zones in an isolated execution environment |
US6957332B1 (en) | 2000-03-31 | 2005-10-18 | Intel Corporation | Managing a secure platform using a hierarchical executive architecture in isolated execution mode |
US7356817B1 (en) | 2000-03-31 | 2008-04-08 | Intel Corporation | Real-time scheduling of virtual machines |
US7082615B1 (en) | 2000-03-31 | 2006-07-25 | Intel Corporation | Protecting software environment in isolated execution |
US6996710B1 (en) | 2000-03-31 | 2006-02-07 | Intel Corporation | Platform and method for issuing and certifying a hardware-protected attestation key |
US7013484B1 (en) | 2000-03-31 | 2006-03-14 | Intel Corporation | Managing a secure environment using a chipset in isolated execution mode |
US7111176B1 (en) | 2000-03-31 | 2006-09-19 | Intel Corporation | Generating isolated bus cycles for isolated execution |
US6990579B1 (en) | 2000-03-31 | 2006-01-24 | Intel Corporation | Platform and method for remote attestation of a platform |
US6976162B1 (en) | 2000-06-28 | 2005-12-13 | Intel Corporation | Platform and method for establishing provable identities while maintaining privacy |
US7793111B1 (en) * | 2000-09-28 | 2010-09-07 | Intel Corporation | Mechanism to handle events in a machine with isolated execution |
US7389427B1 (en) | 2000-09-28 | 2008-06-17 | Intel Corporation | Mechanism to secure computer output from software attack using isolated execution |
US7215781B2 (en) * | 2000-12-22 | 2007-05-08 | Intel Corporation | Creation and distribution of a secret value between two devices |
US7035963B2 (en) * | 2000-12-27 | 2006-04-25 | Intel Corporation | Method for resolving address space conflicts between a virtual machine monitor and a guest operating system |
US7818808B1 (en) | 2000-12-27 | 2010-10-19 | Intel Corporation | Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor |
US7225441B2 (en) * | 2000-12-27 | 2007-05-29 | Intel Corporation | Mechanism for providing power management through virtualization |
US6907600B2 (en) | 2000-12-27 | 2005-06-14 | Intel Corporation | Virtual translation lookaside buffer |
US7117376B2 (en) * | 2000-12-28 | 2006-10-03 | Intel Corporation | Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations |
US20020144121A1 (en) * | 2001-03-30 | 2002-10-03 | Ellison Carl M. | Checking file integrity using signature generated in isolated execution |
US7096497B2 (en) * | 2001-03-30 | 2006-08-22 | Intel Corporation | File checking using remote signing authority via a network |
US7272831B2 (en) * | 2001-03-30 | 2007-09-18 | Intel Corporation | Method and apparatus for constructing host processor soft devices independent of the host processor operating system |
US7191440B2 (en) * | 2001-08-15 | 2007-03-13 | Intel Corporation | Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor |
US7251814B2 (en) * | 2001-08-24 | 2007-07-31 | International Business Machines Corporation | Yield on multithreaded processors |
US7428485B2 (en) * | 2001-08-24 | 2008-09-23 | International Business Machines Corporation | System for yielding to a processor |
US7024555B2 (en) | 2001-11-01 | 2006-04-04 | Intel Corporation | Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment |
US7103771B2 (en) * | 2001-12-17 | 2006-09-05 | Intel Corporation | Connecting a virtual token to a physical token |
US20030126454A1 (en) * | 2001-12-28 | 2003-07-03 | Glew Andrew F. | Authenticated code method and apparatus |
US20030126453A1 (en) * | 2001-12-31 | 2003-07-03 | Glew Andrew F. | Processor supporting execution of an authenticated code instruction |
US7308576B2 (en) * | 2001-12-31 | 2007-12-11 | Intel Corporation | Authenticated code module |
US7480806B2 (en) * | 2002-02-22 | 2009-01-20 | Intel Corporation | Multi-token seal and unseal |
US7631196B2 (en) * | 2002-02-25 | 2009-12-08 | Intel Corporation | Method and apparatus for loading a trustable operating system |
US7124273B2 (en) * | 2002-02-25 | 2006-10-17 | Intel Corporation | Method and apparatus for translating guest physical addresses in a virtual machine environment |
US7069442B2 (en) | 2002-03-29 | 2006-06-27 | Intel Corporation | System and method for execution of a secured environment initialization instruction |
US7028149B2 (en) * | 2002-03-29 | 2006-04-11 | Intel Corporation | System and method for resetting a platform configuration register |
US20030191943A1 (en) * | 2002-04-05 | 2003-10-09 | Poisner David I. | Methods and arrangements to register code |
US20030196096A1 (en) * | 2002-04-12 | 2003-10-16 | Sutton James A. | Microcode patch authentication |
US7076669B2 (en) * | 2002-04-15 | 2006-07-11 | Intel Corporation | Method and apparatus for communicating securely with a token |
US20030196100A1 (en) * | 2002-04-15 | 2003-10-16 | Grawrock David W. | Protection against memory attacks following reset |
US7058807B2 (en) * | 2002-04-15 | 2006-06-06 | Intel Corporation | Validation of inclusion of a platform within a data center |
US7127548B2 (en) * | 2002-04-16 | 2006-10-24 | Intel Corporation | Control register access virtualization performance improvement in the virtual-machine architecture |
US7139890B2 (en) * | 2002-04-30 | 2006-11-21 | Intel Corporation | Methods and arrangements to interface memory |
US20030229794A1 (en) * | 2002-06-07 | 2003-12-11 | Sutton James A. | System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container |
US6820177B2 (en) | 2002-06-12 | 2004-11-16 | Intel Corporation | Protected configuration space in a protected environment |
US7142674B2 (en) * | 2002-06-18 | 2006-11-28 | Intel Corporation | Method of confirming a secure key exchange |
US7392415B2 (en) * | 2002-06-26 | 2008-06-24 | Intel Corporation | Sleep protection |
US20040003321A1 (en) * | 2002-06-27 | 2004-01-01 | Glew Andrew F. | Initialization of protected system |
US7124327B2 (en) * | 2002-06-29 | 2006-10-17 | Intel Corporation | Control over faults occurring during the operation of guest software in the virtual-machine architecture |
US6996748B2 (en) * | 2002-06-29 | 2006-02-07 | Intel Corporation | Handling faults associated with operation of guest software in the virtual-machine architecture |
US7296267B2 (en) * | 2002-07-12 | 2007-11-13 | Intel Corporation | System and method for binding virtual machines to hardware contexts |
US7165181B2 (en) * | 2002-11-27 | 2007-01-16 | Intel Corporation | System and method for establishing trust without revealing identity |
US20040117532A1 (en) * | 2002-12-11 | 2004-06-17 | Bennett Steven M. | Mechanism for controlling external interrupts in a virtual machine system |
US7073042B2 (en) * | 2002-12-12 | 2006-07-04 | Intel Corporation | Reclaiming existing fields in address translation data structures to extend control over memory accesses |
US20040117318A1 (en) * | 2002-12-16 | 2004-06-17 | Grawrock David W. | Portable token controlling trusted environment launch |
US7318235B2 (en) | 2002-12-16 | 2008-01-08 | Intel Corporation | Attestation using both fixed token and portable token |
US7900017B2 (en) * | 2002-12-27 | 2011-03-01 | Intel Corporation | Mechanism for remapping post virtual machine memory pages |
US20040128345A1 (en) * | 2002-12-27 | 2004-07-01 | Robinson Scott H. | Dynamic service registry |
US20040128528A1 (en) * | 2002-12-31 | 2004-07-01 | Poisner David I. | Trusted real time clock |
US7076802B2 (en) * | 2002-12-31 | 2006-07-11 | Intel Corporation | Trusted system clock |
US7000051B2 (en) * | 2003-03-31 | 2006-02-14 | International Business Machines Corporation | Apparatus and method for virtualizing interrupts in a logically partitioned computer system |
US7340740B2 (en) * | 2003-04-22 | 2008-03-04 | International Business Machines Corporation | Cooperatively multitasking in an interrupt free computing environment |
US7281075B2 (en) * | 2003-04-24 | 2007-10-09 | International Business Machines Corporation | Virtualization of a global interrupt queue |
US20050044292A1 (en) * | 2003-08-19 | 2005-02-24 | Mckeen Francis X. | Method and apparatus to retain system control when a buffer overflow attack occurs |
US8079034B2 (en) * | 2003-09-15 | 2011-12-13 | Intel Corporation | Optimizing processor-managed resources based on the behavior of a virtual machine monitor |
US7424709B2 (en) * | 2003-09-15 | 2008-09-09 | Intel Corporation | Use of multiple virtual machine monitors to handle privileged events |
US7287197B2 (en) | 2003-09-15 | 2007-10-23 | Intel Corporation | Vectoring an interrupt or exception upon resuming operation of a virtual machine |
US7739521B2 (en) * | 2003-09-18 | 2010-06-15 | Intel Corporation | Method of obscuring cryptographic computations |
US7610611B2 (en) * | 2003-09-19 | 2009-10-27 | Moran Douglas R | Prioritized address decoder |
US7366305B2 (en) * | 2003-09-30 | 2008-04-29 | Intel Corporation | Platform and method for establishing trust without revealing identity |
US7237051B2 (en) * | 2003-09-30 | 2007-06-26 | Intel Corporation | Mechanism to control hardware interrupt acknowledgement in a virtual machine system |
US7177967B2 (en) * | 2003-09-30 | 2007-02-13 | Intel Corporation | Chipset support for managing hardware interrupts in a virtual machine system |
US20050080934A1 (en) | 2003-09-30 | 2005-04-14 | Cota-Robles Erik C. | Invalidating translation lookaside buffer entries in a virtual machine (VM) system |
US7636844B2 (en) * | 2003-11-17 | 2009-12-22 | Intel Corporation | Method and system to provide a trusted channel within a computer system for a SIM device |
US20050108534A1 (en) * | 2003-11-19 | 2005-05-19 | Bajikar Sundeep M. | Providing services to an open platform implementing subscriber identity module (SIM) capabilities |
US8156343B2 (en) | 2003-11-26 | 2012-04-10 | Intel Corporation | Accessing private data about the state of a data processing machine from storage that is publicly accessible |
US20050133582A1 (en) * | 2003-12-22 | 2005-06-23 | Bajikar Sundeep M. | Method and apparatus for providing a trusted time stamp in an open platform |
US8037314B2 (en) | 2003-12-22 | 2011-10-11 | Intel Corporation | Replacing blinded authentication authority |
US20050152539A1 (en) * | 2004-01-12 | 2005-07-14 | Brickell Ernie F. | Method of protecting cryptographic operations from side channel attacks |
US7802085B2 (en) | 2004-02-18 | 2010-09-21 | Intel Corporation | Apparatus and method for distributing private keys to an entity with minimal secret, unique information |
US20050216920A1 (en) * | 2004-03-24 | 2005-09-29 | Vijay Tewari | Use of a virtual machine to emulate a hardware device |
US7356735B2 (en) * | 2004-03-30 | 2008-04-08 | Intel Corporation | Providing support for single stepping a virtual machine in a virtual machine environment |
US7620949B2 (en) * | 2004-03-31 | 2009-11-17 | Intel Corporation | Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment |
US7490070B2 (en) | 2004-06-10 | 2009-02-10 | Intel Corporation | Apparatus and method for proving the denial of a direct proof signature |
US20050288056A1 (en) * | 2004-06-29 | 2005-12-29 | Bajikar Sundeep M | System including a wireless wide area network (WWAN) module with an external identity module reader and approach for certifying the WWAN module |
US7305592B2 (en) * | 2004-06-30 | 2007-12-04 | Intel Corporation | Support for nested fault in a virtual machine environment |
US7840962B2 (en) * | 2004-09-30 | 2010-11-23 | Intel Corporation | System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time |
US8146078B2 (en) | 2004-10-29 | 2012-03-27 | Intel Corporation | Timer offsetting mechanism in a virtual machine environment |
US8924728B2 (en) * | 2004-11-30 | 2014-12-30 | Intel Corporation | Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information |
US8533777B2 (en) * | 2004-12-29 | 2013-09-10 | Intel Corporation | Mechanism to determine trust of out-of-band management agents |
US7395405B2 (en) * | 2005-01-28 | 2008-07-01 | Intel Corporation | Method and apparatus for supporting address translation in a virtual machine environment |
US7809957B2 (en) | 2005-09-29 | 2010-10-05 | Intel Corporation | Trusted platform module for generating sealed data |
US8014530B2 (en) | 2006-03-22 | 2011-09-06 | Intel Corporation | Method and apparatus for authenticated, recoverable key distribution with no database secrets |
US8117373B2 (en) * | 2009-04-30 | 2012-02-14 | Kimon Berlin | VM host responding to initiation of a page swap by transferring pages from host-but-non-guest-addressable RAM to host-and-guest-addressable RAM |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4494189A (en) * | 1982-04-26 | 1985-01-15 | International Business Machines Corporation | Method and means for switching system control of CPUs |
EP0150039A2 (de) * | 1984-01-18 | 1985-07-31 | Hitachi, Ltd. | System und Verfahren zum Durchführen von Ein-/Ausgabeoperationen für ein virtuelles System |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6057438A (ja) * | 1983-09-08 | 1985-04-03 | Hitachi Ltd | 仮想計算機システム制御装置 |
JPS61206043A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | 仮想計算機システムにおける割込制御方法 |
FR2580096B1 (de) * | 1985-04-04 | 1988-08-19 | Nec Corp | |
JPH0792761B2 (ja) * | 1985-07-31 | 1995-10-09 | 株式会社日立製作所 | 仮想計算機システムの入出力制御方法 |
JPS6258341A (ja) * | 1985-09-03 | 1987-03-14 | Fujitsu Ltd | 入出力割込処理方式 |
JPS62184544A (ja) * | 1986-02-10 | 1987-08-12 | Nec Corp | 仮想計算機システム |
-
1988
- 1988-12-26 JP JP63325802A patent/JPH02171934A/ja active Pending
-
1989
- 1989-12-18 US US07/452,240 patent/US5187802A/en not_active Expired - Lifetime
- 1989-12-22 DE DE3942669A patent/DE3942669A1/de not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4494189A (en) * | 1982-04-26 | 1985-01-15 | International Business Machines Corporation | Method and means for switching system control of CPUs |
EP0150039A2 (de) * | 1984-01-18 | 1985-07-31 | Hitachi, Ltd. | System und Verfahren zum Durchführen von Ein-/Ausgabeoperationen für ein virtuelles System |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2672708A1 (fr) * | 1991-02-08 | 1992-08-14 | Nec Corp | Dispositif et procede pour traiter une demande d'interruption dans un systeme de traitement des donnees fonctionnant en mode machine virtuelle. |
Also Published As
Publication number | Publication date |
---|---|
US5187802A (en) | 1993-02-16 |
JPH02171934A (ja) | 1990-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3942669A1 (de) | Virtuelles maschinensystem | |
DE4011745C2 (de) | ||
DE3607889C2 (de) | ||
DE2744531A1 (de) | Elektronische datenverarbeitungsanlage | |
DE2722099C2 (de) | ||
DE2714805C2 (de) | ||
DE19747396C2 (de) | Verfahren und Anordnung zur Schaffung einer Ferndiagnose für ein elektronisches System über ein Netz | |
DE69930614T2 (de) | VERFAHREN UND GERÄT ZUM HANDHABEN VON mehrfachen flanken- und zustandsausgelösten unterbrechungen | |
DE2629459C2 (de) | ||
DE69908682T2 (de) | Prozessor mit Echtzeit-Ablaufsteuerung zur Fehlerbeseitigung ohne Fehlerbeseitigungsmonitor | |
DE2902465A1 (de) | Datenverarbeitungsanordnung | |
DE2243956A1 (de) | Speicherprogrammierte datenverarbeitungsanlage | |
DE19834191C2 (de) | Integrierte Schaltungsvorrichtung und ihr Steuerverfahren | |
DE102007025397B4 (de) | System mit mehreren Prozessoren und Verfahren zu seinem Betrieb | |
DE2648229A1 (de) | Einschaltkreis als urlader fuer digitalrechner | |
DE2948285A1 (de) | Adressensteuersystem fuer softwaresimulation | |
DE2244402A1 (de) | Datenverarbeitungsanlage | |
CH654943A5 (de) | Pruefeinrichtung fuer mikroprogramme. | |
DE4426001A1 (de) | Verfahren zur Überlastvermeidung bei einem Systemanlauf eines Mehrrechnersystems und Mehrrechnersystem dafür | |
DE102006052757B4 (de) | Verfahren zum Betrieb eines Automatisierungsgerätes mit einer Verarbeitungseinheit mit mehreren Verarbeitungskernen | |
EP0048991B1 (de) | Verfahren und Anordnung zur Behandlung von Unterbrechungsbedingungen während des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung | |
DE2350229A1 (de) | Datenverarbeitungsanlage, insbesondere als steuereinrichtung fuer fernsprechvermittlungsanlagen | |
DE2847479A1 (de) | Schablonenfamilien-schnittstelleneinrichtung | |
DE3040429A1 (de) | Ueberwachungseinrichtung fuer ein computersystem | |
DE3426902A1 (de) | Schaltungsanordnung zum konfigurieren von peripherieeinheiten in einer datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |