DE2413401C3 - Einrichtung zum Synchronisieren der Programmabschnitte dreier, nach demselben Programm parallel arbeitender Rechner - Google Patents

Einrichtung zum Synchronisieren der Programmabschnitte dreier, nach demselben Programm parallel arbeitender Rechner

Info

Publication number
DE2413401C3
DE2413401C3 DE2413401A DE2413401A DE2413401C3 DE 2413401 C3 DE2413401 C3 DE 2413401C3 DE 2413401 A DE2413401 A DE 2413401A DE 2413401 A DE2413401 A DE 2413401A DE 2413401 C3 DE2413401 C3 DE 2413401C3
Authority
DE
Germany
Prior art keywords
computers
computer
signal
command
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2413401A
Other languages
English (en)
Other versions
DE2413401A1 (de
DE2413401B2 (de
Inventor
Werner Dipl.-Ing. Eth Bern Kreis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hasler AG
Original Assignee
Hasler AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hasler AG filed Critical Hasler AG
Publication of DE2413401A1 publication Critical patent/DE2413401A1/de
Publication of DE2413401B2 publication Critical patent/DE2413401B2/de
Application granted granted Critical
Publication of DE2413401C3 publication Critical patent/DE2413401C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/181—Eliminating the failing redundant component
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality

Description

Die Erfindung betrifft eine Einrichtung nach dem Oberbegriff des Anspruchs 1.
Bei Einrichtungen dieser Gattung sind die drei nach demselben Programm parallel arbeitenden Rechner zur Erhöhung der Betriebssicherheit vorgesehen. Die Einrichtung arbeitet bei einer Störung eines Rechners mit den beiden anderen weiter. Dabei kann die Störung eines Rechners mit großer Wahrscheinlichkeit entweder daran erkannt werden, daß sein Rechnerergebnis am Ende eines Programmabschnitts nicht mit den Ergebnissen der beiden anderen Rechner übereinstimmt, oder daran, daß sein Ergebnis mit erheblicher Verzögerung nach den Ergebnissen der beiden anderen Rechner auftritt.
Zum Vergleich der Rechenergebnisse sind bei einer bekannten Reihenanlage (US-PS 36 81 578) die Resultatausgangc dreier Rechner an die Eingänge eines Majoritätstorcs angeschlossen, und es wird ein Alarm ausgelöst, wenn das Ergebnis eines Rechners von denen der anderen abweicht.
Zur Überwachung des zeitlichen Abstandes, in dem
die Ergebnisse der Rechner auftreten, ist bei einer bekannten Einrichtung zum Synchronisieren zweier (oder mehrerer) parallel arbeitender Rechner (DE-AS 12 69 827), die im übrigen zu der im Oberbegriff des Anspruchs 1 angegebenen Gattung gehört, beiden Rechnern eine gemeinsame Zeitüberwachungsvorrichtung zugeordnet, die ein Signal abgibt, wenn die Synchronisierungsmeldung des langsameren Rechners mit einer eine bestimmte Verzögerungszeit überschreitenden Verzögerung nach der Synchronisierungsmeldung des schnelleren Rechners auftritt Bei dieser Einrichtung hat jeder der beiden Rechner einen Flip-Flop, der durch die Synchronisierungsmeldung des Rechners gestellt wird, wenn dieser einen Programmabschnitt beendet hat. Die dabei auftretenden Ausgangssignale der beiden Flip-Flops sind einem beiden Rechnern gemeinsamen UND-Tor zugeführt, dessen Ausgang das Auslösesignal an beide Rechner liefert, wenn beide Rechner den Programmabschnitt beendet haben. Das Auslösesignal startet den nächsten Programmabschnitt beider Rechner und stellt die beiden Flip-Flops zurück. Eine Störung eines der beiden Flip-Flops oder des gemeinsamen UND-Tores hat auch bei einwandfreien Rechnern einen Ausfall der ganzen kostspieligen Rechenanlage zur Folge-
Bei Einrichtungen der im Oberbegriff des Anspruchs 1 angegebenen Gattung wird die Aufeinanderfolge der Programmabschnitte nach demselben Programm parallel arbeitender Rechner synchronisiert, um deren Ergebnisse am Ende jedes Programmabschnitts zu vergleichen und/oder Fehler an einer Abweichung der Rechenzeiten der Rechner zu erkennen. Von diesen Einrichtungen sind solche einer anderen Gattung zu unterscheiden, bei der in Rechenanlagen, in denen jeder Rechner einen Impulsoszillator und einen dessen Impulse zählenden Zähler hat, diese Zähler synchronisiert werden, um z. B. Informationen zwischen den einzelnen Rechnern austauschen zu können.
Bei einer bekannten Einrichtung dieser anderen Gattung (DE-OS 21 55 159) mit drei Rechnern gibt jeder Zähler beim Erreichen einer bestimmten Zählstellung ein Synchronisiersignal an eine allen drei Rechnern gemeinsame Leitung. Dieses Signal stellt in jedem der drei Rechner einen Flip-Flop, der einen Impuls auslöst, welcher den Zähler des Rechners in seine Ausgangszählstellung se*.zt und den Flip-Flop zurückstellt. Wein ein zeitliches Zusammenfallen des ankommenden Synchronisierungssignals mit dem Vorwärtsschalten des Zählers durch den Taktoszillator zu unerwünschten Einschaltvorgängen führen würdi, wodurch das Weiterschalten des Zählers nicht unzweideutig definiert wäre, ist in jedem Rechner eine von den Taktimpulsen dessen Impulsoszillators gesteuerte Verzögerungsschaltung vorgesehen, die das Zurückstellen erst nach dem nächsten, auf den vom Flip-Flop ausgelösten Impuls folgenden Taktimpuls bewirkt. Weil die Taktimpulse der Taktoszillatoren der drei Rechner nicht zusammenfallen, muß diese Verzögerungsschaltung in jedem Rechner separat vorgesehen sein. Infolge der Zusammenwirkung des Flip-Flops mit der Verzögerungsschaltung werden beim Synchronisieren der Zähler einer solchen Einrichtung mit zwei Rechnern beide Zähler jeweils zweimal auf Null gesetzt, wenn der Zählerstand des einen Zählers sich um mehr als einen Weiterschaltimpuls nach dem des anderen befindet. Weil bei diesem Synchronisierungsprinzip alle Zähler zurückgestellt werden, sobald der Zähler des Rechne.? mit dem schnellsten Takt die bestimmte Zählstellung erreicht, können die anderen Rechner diese Zählstellung nicht mehr erreichen. Deshalb ist dieses Synchronisierungsprinzip auf Einrichtungen der eingangs genannten Art, welche am Ende jedes Programmabschnitts einen Vergleich der Ergebnisse der Rechner ermöglichen und/oder eine übermäßige Verzögerung eines Rechners erkennen lassen sollen, nicht anwendbar.
Durch die im Anspruch 1 gekennzeichnete Erfindung wird die Aufgabe gelöst, die Betriebssicherheit einer Einrichtung der im Oberbegriff genannten Gattung mit einem im Verhältnis zum Aufwand der drei Rechner geringfügigen zusätzlichen Aufwand zu erhöhen. Durch die im Anspruch 2 bzw. 3 angegebene Weiterbildung der Erfindung wird erreicht, daß ein gestörter Rechner, dessen Rechenergebnis am Ende eines Programmabschnitts von den Ergebnissen der beiden anderen Rechner abweicht, die Synchronisierung der Programmabschnitte bei diesen beiden anderen Rechnern nicht beeinflussen und damit nicht stören kann.
Die durch die Erfindung erzielten Vorteile sind im wesentlichen darin zu sehen, daß dk- Einrichtung nicht nur dann ohne weiteres betriebsfähig bleibt, wenn einer der Rechner ausfällt, sondern auch dann, wenn der einem der drei Rechner zugeordnete Teil der Synchronisierungseinrichtung, d. i. eines der Majoritätstore oder eine de.- Verzögerungsvorrichtungen, bzw. eines der Kcnfigurationsregister oder der UND-Tore ausfällt. Dabei ist der zusätzliche Aufwand durch den dies erreicht wird, verglichen mit dem Aufwand dreier Rechner im Hinblick auf die erhöhte Betriebssicherheit belanglos.
Im folgenden werden eine Ausführungsform der Erfindung und deren Weiterbildungen anhand der Zeichnungen beispielsweise erläutert.
Es zeigt
Fi g. 1 ein Blockschema einer Datenverarbeitungsanlage mit drei Rechnern und einem Speicher,
F i g. 2 ein Majoritätstor,
F i g. 3 eine erfindungsgemäße Synchronisierungseinrichtung,
F' g. 4 eine Weiterbildung der Schaltung nach F i g. 3 und
F i g. 5 eine andere Ausführungsform eines Teiles der Schaltung nach F i g. 4.
F i g. 1 zeigt die Blockschaltung einer Datenverarbeitungsanlage mit drei Rechnern RU, RV, RW, die jeder ein Leitwerk und ein Rechenwerk enthalten. Die drei Rechner arbeiten mit einem Speicherwerk SP zusammen. Es sei angenommen, daß der Verkehr zur Außenweit über ein getrenntes Ein- und Ausgabesteuerwerk E/A gehe, das an das Speicherwerk SP angeschlossen ist.
Die Verbindung vom Speicherwerk SF zu den Rechnern RU, RV, RWgeht direkt über eine Leitung A. Das Arbeiten des Speirherwerkes SP kann durch bekannte Mittel, z. B. durch Paritätsprüfung gesichert werden. Die Verbindung von den Rechnern RU, RV, R Wzum Speicherwerk SP geht über eine Majoritätsschaltung MT, die Majoritätstorc M enthält, von denen in Fig. 1 nur eines dargestellt ist. Es sei angenommen, daß die Übertragung zwischen den Rechnern RU, RV, Rdeinerseits und dem Speicherwerk SP andererseits parallel erfolge, dann ist für jedes Bit der parallel zu übertragenden Wörter eine Leitung A und in der Majoritätsschaltung MTein Majoritätstoi' M vorhanden.
Ein solches bekanntes Majoritätstor M ist in F i g. 2 dargestellt. Es besteht aus drei Und-Toren und einem Oder-Tor und verknüpft die Zustände seiner drei Ein-
gänge υ. ν, wnach der Funktion
Z " UV + VW + WV.
Es müssen also mindestens zwei der drei Eingänge des Majoritätstores im Zustand 1 sein, z. B. ο und v, gleich 1 ist.
Fig.3 zeigt eine erfindungsgemäße Einrichtung zur Synchronisierung der drei Rechner RU. RV. RW. Die drei Rechner sind gleich aufgebaut, deswegen wird im folgenden nur der Rechner RUbeschrieben.
Der Rechner RUerhält seinen Takt von einer eigenen Uhr TGU, die sein Leitwerk L WUund sein Rechenwerk RWU steuert. In bekannter Weise erfolgt die Arbeit, indem das Leitwerk LWUim Speicherwerk SP(Fig. I) liest, Befehle durch das Rechenwerk RWU in mehreren Schritten ausführen läßt und das Ergebnis, wenn nötig, wieder in das Speicherwerk SPeinschrcibt.
Am Ende der Ausführung eines jeden Befehls gibt das Leitwerk L WU ein Signal »Befehlsende« an die Leitung EOL (Ein Befehl entspricht insoweit einem Programmabschnitt.) Dieses Signal geht über das Majoritälstor MU wieder zum Leitwerk LWU zurück. Ein von der Ausgangsleitung SNI des Majoritätstors MU ausgehendes Signal »Beginn neuer Befehl« leitet die Ausführung des nächsten Befehls ein. Dessen Bearbeitung kann also erst beginnen, wenn von mindestens zwei der drei Rechner RU, RV, RWSignale »Befehlsende« am Majoritätstor MU eintreffen. Dies geschieht nicht notwendigerweise vollständig gleichzeitig, da die Uhren TGU, TGV, TGWQtT drei Rechner RU, RV, «Wunabhängig voneinander arbeiten, also Gang- und Phasenunterschiede aufweisen können. Auch geschehen wegen Laufzeitverschiedenheiten in den Rechnern RU. RV. RW gleiche Vorgänge nicht notwendigerweise in den gleichen Uhrtakten, so daß bei der Ausführung eines Befehls Abweichungen von mehreren Taktzeiten auftreten können.
Die Synchronisierung bewirkt, daß solche Verschiebungen sich im Laufe der Zeit nicht addieren, sondern nach jedem Befehl immer wieder auf höchstens eine Taktzeit herabgesetzt werden.
Um dem langsamsten Rechner noch Zeit zum Aufholen zu geben, liegen in der Leitung EOI des Rechners /?t/und in den entsprechenden Leitungen der Rechner RV und RW Verzögerungsvorrichiungen VZU bzw. VZV bzw. VZW. Diese leiten die Signale »Befchlsende« verzögert über die zugeordnete Leitung KU bzw. KV bzw. K Wzu den an diese Leitungen jeweils angeschlossenen Eingängen aller drei Majoritätstore MU. MVund MW. Die Verzögerung ist gleich der größten Differenz der Zeiten, die zwei fehlerfreie Rechner zur Ausführung eines Befehls benötigen. Damit trägt der bei der Ausführung des betreffenden Befehls langsamste Rechner nicht mehr zur Auslösung des Signals »Beginn neuer Befehl« auf der betreffenden Leitung SNI bei, kann jedoch die Befehlsausführung beendigen und den nächsten Befehl gleichzeitig mit den anderen beiden Rechnern beginnen. Kann er dies nicht, fällt er aus dem Tritt und kann von selbst nicht wieder in Synchronismus kommen.
Die Verzögerungsvorrichtung VZU bzw. VZV bzw. VZlV kann statt in der Leitung EOI auch in der Leitung SNI angeordnet sein.
Störungen in einem der drei Rechner RU. RV. RW müssen erkannt werden, auch wenn sich Störungen in einem Rechner oder sogar sein Totalausfall wegen der Majorisierung der Ergebnisse nicht im Arbeiten der Gesamtanlage bemerkbar machen. Dies wird anhand von F i g. 4 erläutert, die eine detaillierte Schaltung des Rechners RU enthält SP ist wieder das Speicherwerk der Anlage, MT deren Majoritätsschaltung und LWU das Leitwerk des Rechners RU.
Zur Erkennung von Störungen ist die Majoritätsschaltung MTdcrart als Kontrollschaltung ausgebildet, daß sie nicht nur die Ergebnisse der Majorisierung (wie das Tor nach Fig.2), sondern auch auf den Leitungen SU. SV. S W Fehlcrsignale abgibt. Diese gehen zu jedem der drei Rechner, wie durch schräge Pfeile an den Lei-
K) tungen SU. SV. SW angedeutet ist. In jedem Rechner werden, wie F i g. 4 für den Rechner RU zeigt, die Fehlcrsignale aller drei Rechner RU, RV. RWdurch Oder-Tore OT zusammengefaßt und in einem Störregister SRU bzw. SR V bzw. SRW kurzfristig gespeichert. Aus diesem Register werden sie durch ein Fehlerbearbeitungsprogramm ausgelesen und auf das Konfigurationsregistcr KRUb/.w. KRVbzw. KRWdcs Rechners übertragen. Sowohl das Störregistcr SRU bzw. SRV bzw. SRW als auch das KoniiguraiioiiMcgisier KRU bzw. KR V bzw. KR W enthält mit U. V und W bezeichnete Zellen für den Zustand je eines der Rechner RU. RV, RW. Beiordnungsgemäßem Arbeiten aller drei Rechner RU. /?Vund R W steht in jeder dieser Zellen des Konfigurationsregisters KRUbzw. KRVbzv/. KRWder Digilalwcrt 1 und auf den zugehörigen Ausgangsleitungen liegt ebenfalls der Zustand 1 vor.
Vor jeden der drei Eingänge des Majoritätstores MU ist ein Und-Tor TUU bzw. TVU bzw. TWU geschaltet. Deren jeweilige erste Eingänge sind mit der jeweiligen
jo Zelle U bzw. V bzw. W des Konfigurationsregisters KRU verbunden, die zweiten Eingänge mit Leitung KU bzw. KVbzw. ACVV, auf denen die Signale »Befehlsende« von dem zugeordneten Rechner RUbzw. RVbzw. RW erscheinen.
Bei ordnungsgemäßem Arbeiten sind aufgrund des Zustandes 1 an den ersten Eingängen die Tore TUU. TVU und TWU für die Signale »Befehlende« offen. Beim Auftreten von Fehlern in einem Rechner erscheint in der zugehörigen Zelle (U bzw. V bzw. W) des Konfigurationsrcgisicrs KRUder Digitalwert 0, wodurch das zugeordnete Tor (TUU bzw. TUV bzw. TWU) gesperrt wird.
Die dem Majoritälstor MU entsprechenden Majoritätstorc MVund MWder beiden anderen Rechner RV und R Wcrhaltcn von der entsprechenden Zelle (U bzw. V bzw. W) ihres Konfigurationsregisters KRV bzw. KRW ebenfalls den Wert 0. Alle Majoritätstore MU. MVund MWwirken damit als Und-Tore für die von den beiden nicht gestörten Rechnern kommenden Signale »Befehlsende«. Sobald diese Signale erscheinen, geben die Majoritätstore das Signal »Beginn neuer Betehl« ab.
Als Variante der geschilderten Einrichtung können an
Stelle der drei Und-Tore TUU. TVU. TWU am Eingang des Majoritätstores MU drei Und-Tore PUU, PVU, PWU am Ausgang der Verzögerungsvorrichtung VZU angeordnet werden (F i g. 5), derart, daß die Weitergabe der Signale von den Zellen U. V. W des Konfigurationsregisters KRU zu den drei Majoritätstoren MU. MV, MW gesperrt wird. Zu diesem Zweck ist der Ausgang
bo des Und-Tores PUU mit einem Eingang des Majoritätstores MU. der Ausgang des Und-Tores PVUmit einem Eingang des Majoritätstores MVund der Ausgang des Und-Tores PWU mit einem Eingang des Majoritätstorcs MW verbunden. In entsprechender Weise sind an
h5 das Majoriiätstor Mil die Ausgänge der dem Und-Tor ä PUUdes Rechners Λί/cntsprcchcnden Und-Tore PUV und PUWdcr Rechner RVund RWangeschlossen. Diese Und-Tore sind von der der Zelle U des Konfigura-;
tionsregisters KRU entsprechenden Zellen der Konfigurationsregister KRVund KRWder Rechner RVund RWgesteuert. Die von den Ausgängen dieser Und-Torc /um Majoritätstcr MU gehenden Leitungen sind in I· i g. 5 entsprechend bezeichnet.
Hierzu 2 Blatt Zeichnungen
IU
JO
J5
45
50
bO
65

Claims (3)

Patentansprüche:
1. Einrichtung zum Synchronisieren der Programmabschnitte dreier, nach demselben Programm parallel arbeitender Rechner (RU. RV. RW). die je ein Leitwerk (L WU bzw. LWV bzw. L WW) aufweisen, das am Ende jedes Programmabschnittes eine Synchronisierungsmeldung abgibt und bei Empfang eines Auslösesignals den nächsten Programmabschnitt startet, dadurch gekennzeichnet, daß jeder der drei Rechner (RU. RV. RW) mit einem Majoritätstor (MUbzw. AfVbzw. MW) mit drei Eingängen ausgerüstet ist, die je einem der drei Leitwerke (L WU, L WV. L WW) zugeordnet sind und von dort die Synchronisierungsmeldung (Signal »Befehlsende«) des betreffenden Rechners (RUbzw. R V bzw. RW) erhalten und dessen Ausgang dem Leitwerk (z. P LWU) des betreffenden Rechners (z. B. RU) zugeordnet ist und an dieses das Auslösesignal (Signal »Beginn neuer Befehl«) abgibt, wenn das Majoritätstor (z. B. MU) die Synchronisierungsmeldungen (Signale »Befehlsende«) mindestens zweier Rechner erhält und
daß in jedem Rechner (RU bzw. R V bzw. R W) zwisehen dem die Synchronisierungsmeldung (Signal »Befehlsende«) abgebenden Ausgang des Leitwerks (z. B. LWU) und dem diese Meldung empfangenden Eingang des Majoritätstores (z. B. MU) — oder zwischen deir Ausgang des Majoritätstores (z. B. MU) und dem das Auslösesignal (Signal »Beginn neuer Befehl«)fimpfanger!Jen Eic-^ang des Leitwerks (z. B. LWU) — eine Verzögerungsvorrichtung (z. B. VZU) liegt, deren Verzögerungszt λ gleich der größten Differenz der Zeiten ist, die zwei fehlerfreie Rechner zur Ausführung eines Programmabschnittes (Befehls) benötigen (F i g. 3).
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß das Leitwerk (z. B. LWU) jedes Rechners (z. B. RU) ein Konfigurationsregister (z. B. KRU) und ein Störregister (z. B. SRU) mit jeweils drei Zelien (U, V. W) enthält, die je einem der drei Rechner (RU. RV, R W)zugeordnet sind;
daß den drei Rechnern (RU. RV. RW) eine gemeinsame, als Kontrollschaltung ausgebildete Majoritätsschaltung (MT) zugeordnet ist, welche die Ergebnisse der Rechner (RU, RV, /? Wonach Majorisierung an ein Speicherwerk (SP), mit dem die Rechne-, (RU1RV, RW)zusammenarbeiten, liefert und welche bei einem Fehler eines der Rechner (z. B. RU) ein Fehlersignal abgibt, das in der dem fehlerhaften Rechner (z. B. RU) zugeordneten Zetie (z. B. U) der Störregister (SRU, SRV, SRW) der drei Rechner (RU, RV, RW)gespeichert wird, damit die Konfigurationsregister (KR U, KRV, KRW) neu geladen werden können; und
daß in jedem Rechner (z. B. RU) den drei Eingängen des Majoritätstores (z.B. MU) je ein UND-Tor (TUU bzw. TVU bzw. TWU) mit einem ersten und einem zweiten Eingang vorgeschaltet ist, von denen die zweiten Eingänge die Synchronisierungsmeldung (Signal »Befehlsende«) je eines der drei Rechner (RU, RV, RW)erhalten, und die ersten Eingänge jeweils mit der Zelle (U bzw. V bzw. W) des im μ jeweiligen Leitwerk (r.. B. LWU)cntheltencn Konfigurationsregisters (z. B. KRU) verbunden sind, die demselben der drei Rechner (RUb/.w. R Vbzw. RW) zugeordnet ist wie der zweite Eingang des betreffenden U N D-Tores (TUU bzw. TVU bzw. TWU) (F ig. 4).
3. Einrichtung nach Anspruch !,dadurch gekennzeichnet,
daß das Leitwerk (z. B. LlVi;; jedes Rechners (z. B. RU) ein Konfigurationsregister (z. B. KRU) und ein Störregister (z. B. SRU) mit jeweils drei Zellen (U. V, W) enthält, die je einem der drei Rechner \RU, R V, R W) zugeordnet sind;
daß den drei Rechnern (RU. RV. RW) eine gemeinsame, als Kontrollschaltung ausgebildete Majoritätsschaltung (MT) zugeordnet ist, welche die Ergebnisse der Rechner (RU. RV, RW) nach Majorisierung an ein Speicherwerk (SP), mit dem die Rechner (RU, R V, RW) zusammenarbeiten, liefert und weiche bei einem Fehler eines der Rechner (z. B. RU) ein Fehlersignal abgibt, das in der dem fehlerhaften Rechner (z. B. RU) zugeordneten Zelle (z. B. U) der Störregister (SRU. SRV. SRW) der drei Rechner (RU. RV, RWj gespeichert wird, damit die Kcnfigurationsregister (KRU. KRV, KRW) neu geladen werden können; und
daß in jedem Rechner (z.B. RU) drei UND-Tore (z. B. PUU PVU, PWU) mit einem ersten und einem zweiten Eingang vorgesehen sind, von denen die zweiten Eingänge jeweils die Synchronisierungsmeldung (Signal »Befehlsende«) dieses Rechners (z. B. RU) erhalten, und die ersten Eingänge je mit einer der drei Zellen (U bzw. V bzw. VV^ des im jeweiligen Leitwerk (z. B. L WU) enthaltenen Konfigurationsregisters (z. B. KRU) verbunden sind, und der Ausgang jedes der drei UND-Tore (PUU bzw. PVU bzw. PWU) die Synchronisierungsmeldung (Signal »Befehlsende«) an das Majoritätstor (MUbzw. MVbzw. MW)desjenigen Rechners (RUbzw. RVbzw. RW) abgibt, der der Zelle ff bzw. Vbzw. H^des IConfigurationsregisters (z. B. KRU) zugeordnet ist, mit der der erste Eingang des betreffenden UND-Tores (PUU bzw. PVf bzw. PWU) verbunden ist (F ig. 5).
DE2413401A 1973-03-28 1974-03-20 Einrichtung zum Synchronisieren der Programmabschnitte dreier, nach demselben Programm parallel arbeitender Rechner Expired DE2413401C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH437973A CH556576A (de) 1973-03-28 1973-03-28 Einrichtung zur synchronisierung dreier rechner.

Publications (3)

Publication Number Publication Date
DE2413401A1 DE2413401A1 (de) 1974-10-10
DE2413401B2 DE2413401B2 (de) 1978-06-08
DE2413401C3 true DE2413401C3 (de) 1984-10-18

Family

ID=4275013

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2413401A Expired DE2413401C3 (de) 1973-03-28 1974-03-20 Einrichtung zum Synchronisieren der Programmabschnitte dreier, nach demselben Programm parallel arbeitender Rechner

Country Status (7)

Country Link
US (1) US3921149A (de)
CH (1) CH556576A (de)
DE (1) DE2413401C3 (de)
FR (1) FR2223751B1 (de)
GB (1) GB1462690A (de)
NL (1) NL176022C (de)
SE (1) SE403323B (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2302652A1 (fr) * 1975-02-25 1976-09-24 Thomson Csf Dispositif d
US4021784A (en) * 1976-03-12 1977-05-03 Sperry Rand Corporation Clock synchronization system
JPS548350A (en) * 1977-06-20 1979-01-22 Mitsubishi Electric Corp Elevator controller
US4276594A (en) * 1978-01-27 1981-06-30 Gould Inc. Modicon Division Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same
US4525785A (en) * 1979-10-30 1985-06-25 Pitney Bowes Inc. Electronic postage meter having plural computing system
US4498187A (en) * 1979-10-30 1985-02-05 Pitney Bowes Inc. Electronic postage meter having plural computing systems
US4342083A (en) * 1980-02-05 1982-07-27 The Bendix Corporation Communication system for a multiple-computer system
US4392196A (en) * 1980-08-11 1983-07-05 Harris Corporation Multi-processor time alignment control system
US4375683A (en) * 1980-11-12 1983-03-01 August Systems Fault tolerant computational system and voter circuit
DE3208573C2 (de) * 1982-03-10 1985-06-27 Standard Elektrik Lorenz Ag, 7000 Stuttgart 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem
NL8203921A (nl) * 1982-10-11 1984-05-01 Philips Nv Multipel redundant kloksysteem, bevattende een aantal onderling synchroniserende klokken, en klokschakeling voor gebruik in zo een kloksysteem.
US4635186A (en) * 1983-06-20 1987-01-06 International Business Machines Corporation Detection and correction of multi-chip synchronization errors
EP0164414A4 (de) * 1983-12-12 1986-06-05 Parallel Computers Inc Rechnerprozessor-steuergerät.
US4589066A (en) * 1984-05-31 1986-05-13 General Electric Company Fault tolerant, frame synchronization for multiple processor systems
US4683570A (en) * 1985-09-03 1987-07-28 General Electric Company Self-checking digital fault detector for modular redundant real time clock
US4967347A (en) * 1986-04-03 1990-10-30 Bh-F (Triplex) Inc. Multiple-redundant fault detection system and related method for its use
AU616213B2 (en) * 1987-11-09 1991-10-24 Tandem Computers Incorporated Method and apparatus for synchronizing a plurality of processors
CA2003338A1 (en) * 1987-11-09 1990-06-09 Richard W. Cutts, Jr. Synchronization of fault-tolerant computer system having multiple processors
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
AU625293B2 (en) * 1988-12-09 1992-07-09 Tandem Computers Incorporated Synchronization of fault-tolerant computer system having multiple processors
US5075840A (en) * 1989-01-13 1991-12-24 International Business Machines Corporation Tightly coupled multiprocessor instruction synchronization
CA2032067A1 (en) * 1989-12-22 1991-06-23 Douglas E. Jewett Fault-tolerant computer system with online reintegration and shutdown/restart
US5295258A (en) * 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
US5203004A (en) * 1990-01-08 1993-04-13 Tandem Computers Incorporated Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections
ATE118907T1 (de) * 1990-08-14 1995-03-15 Siemens Ag Einrichtung zur funktionsüberwachung externer synchronisations-baugruppen in einem mehrrechnersystem.
DK0543825T3 (da) * 1990-08-14 1995-03-20 Siemens Ag Indretning til interruptfordeling i et flerdatamatsystem
US5339404A (en) * 1991-05-28 1994-08-16 International Business Machines Corporation Asynchronous TMR processing system
US5428769A (en) * 1992-03-31 1995-06-27 The Dow Chemical Company Process control interface system having triply redundant remote field units
US5379415A (en) * 1992-09-29 1995-01-03 Zitel Corporation Fault tolerant memory system
DE59302826D1 (de) * 1993-03-16 1996-07-11 Siemens Ag Synchronisationsverfahren für Automatisierungssysteme
US6748451B2 (en) 1998-05-26 2004-06-08 Dow Global Technologies Inc. Distributed computing environment using real-time scheduling logic and time deterministic architecture
DE19831720A1 (de) * 1998-07-15 2000-01-20 Alcatel Sa Verfahren zur Ermittlung einer einheitlichen globalen Sicht vom Systemzustand eines verteilten Rechnernetzwerks
US6363495B1 (en) 1999-01-19 2002-03-26 International Business Machines Corporation Method and apparatus for partition resolution in clustered computer systems
GB2399190B (en) * 2003-03-07 2005-11-16 * Zarlink Semiconductor Limited Parallel processing architecture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1269827B (de) * 1965-09-09 1968-06-06 Siemens Ag Verfahren und Zusatzeinrichtung zur Synchronisierung von parallel arbeitenden Datenverarbeitungsanlagen
US3593307A (en) * 1968-09-20 1971-07-13 Adaptronics Inc Redundant, self-checking, self-organizing control system
FR1587572A (de) * 1968-10-25 1970-03-20
GB1253309A (en) * 1969-11-21 1971-11-10 Marconi Co Ltd Improvements in or relating to data processing arrangements
GB1308497A (en) * 1970-09-25 1973-02-21 Marconi Co Ltd Data processing arrangements
SE347826B (de) * 1970-11-20 1972-08-14 Ericsson Telefon Ab L M
US3810119A (en) * 1971-05-04 1974-05-07 Us Navy Processor synchronization scheme
BE790654A (fr) * 1971-10-28 1973-04-27 Siemens Ag Systeme de traitement avec des unites de systeme

Also Published As

Publication number Publication date
GB1462690A (en) 1977-01-26
NL176022B (nl) 1984-09-03
NL7404236A (de) 1974-10-01
NL176022C (nl) 1985-02-01
US3921149A (en) 1975-11-18
DE2413401A1 (de) 1974-10-10
FR2223751A1 (de) 1974-10-25
FR2223751B1 (de) 1978-11-03
DE2413401B2 (de) 1978-06-08
SE403323B (sv) 1978-08-07
CH556576A (de) 1974-11-29

Similar Documents

Publication Publication Date Title
DE2413401C3 (de) Einrichtung zum Synchronisieren der Programmabschnitte dreier, nach demselben Programm parallel arbeitender Rechner
DE2145119A1 (de) Dateneingabevorrichtung
DE2719531B2 (de) Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen
DE2641700C2 (de)
DE2530887C3 (de) Steuereinrichtung zum Informationsaustausch
DE2454745A1 (de) Binaerzaehler mit fehlererkennung und korrektur voruebergehender fehler
DE3238692A1 (de) Datenuebertragungssystem
DE2725922C2 (de) Mehrrechnersystem zur Steuerung von trassengebundenen Verkehrsmitteln
DE3531901C2 (de)
EP0012794B1 (de) Verfahren und Einrichtung für eine elektronische Datenverarbeitungsanlage zur Prüfung der aus einer Instruktion abgeleiteten Steuersignale
DE3114230C2 (de) Schaltungsanordnung zum sicheren Betrieb eines zweikanaligen Schaltwerkes
DE1152278B (de) Datenverarbeitende Anlage
DE1946337C (de) Schaltungsanordnung fur einen elektro nischen Binarzahler fur hohe Zahlgeschwindig keiten
DE2449634A1 (de) Informations-erfassungssystem
DE2842332C3 (de) Verfahren und Schaltungsanordnung zur Festlegung der Dauer der Abgabe eines einem Binärwert entsprechenden Ausgangssignals auf das Auftreten eines Auslöseimpulses hin, insbesondere für Eisenbahn-Signalanlagen
DE1424747C (de) Erweiterbare digitale Datenverarbeitungsanlage
DE2100887B2 (de) Verfahren zur Überwachung des Infor mationsinhalts eines Umlaufspeichers
DE2248451B2 (de) Prüfverfahren- und Schaltungsanordnung in Datenverarbeitungsanlagen mit einem Prüftaktimpuls
DE2343586C3 (de) Schaltungsanordnung zur Fehlerdiagnose in der Übertragungsablaufsteuerung einer programmgesteuerten Datenvermittlungsanlage
DE2540785C2 (de) Schaltungsanordnung zur Steuerung des Informationsflusses in taktgesteuerten Einrichtungen, zum Beispiel Steuerwerken von Datenverarbeitungseinrichtungen
DE2217665A1 (de) Schaltungsanordnung fuer fernmelde-, insbesondere fernsprechvermittlungsanlagen mit mindestens zwei rechnern zum abwechselnden steuern der vermittlungsvorgaenge
DE1524147C (de) Schaltungsanordnung zur Betnebsbe reitschaftskontrolle der Prufschaltungen fur das Addierwerk einer programmgesteuer ten Datenverarbeitungsanlage
DD159681A1 (de) Hierachisch aufgebautes redundantes informationsverarbeitungssystem
DE1499262C (de) Einrichtung zur Auswahl der richtigen von zwei parallel betriebenen Datenverarbei tungsanlagen
DE2150011A1 (de) Datenweitergabeanordnung

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: LAEDERACH, PETER, MUENSINGEN, CH KREIS, WERNER, DIPL.-ING. ETH, BERN, CH

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee