DE2413401B2 - Einrichtung zum Synchronisieren dreier Rechner - Google Patents
Einrichtung zum Synchronisieren dreier RechnerInfo
- Publication number
- DE2413401B2 DE2413401B2 DE2413401A DE2413401A DE2413401B2 DE 2413401 B2 DE2413401 B2 DE 2413401B2 DE 2413401 A DE2413401 A DE 2413401A DE 2413401 A DE2413401 A DE 2413401A DE 2413401 B2 DE2413401 B2 DE 2413401B2
- Authority
- DE
- Germany
- Prior art keywords
- computer
- computers
- gate
- majority
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/181—Eliminating the failing redundant component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
- G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
Description
Die Erfindung betrifft eine Einrichtung zum Synchronisieren dreier programmgesteuerter, mit mindestens
einem Datenspeicher zusammenarbeitender Rechner, deren jeder am Ende jedes Programmabschnittes eine
Synchronisierungsmeldung abgibt und beim Empfang eines Auslösesignals den nächsten Programmabschnitt
startet
Bei solchen Einrichtungen sind die drei synchron *° parallel arbeitenden Rechner zur Erhöhung der
Betriebssicherheit statt eines einzigen Rechners vorgesehen. Wenn am Ende eines Programmabschnittes das
Ergebnis eines der Rechner nicht mit dem Ergebnis der beiden anderen übereinstimmt ist mit großer Wahr- ω
scheinlichkeit anzunehmen, daß dieser Rechner gestört ist
Die Einrichtung kann trotz dieser Störung mit den
beiden anderen Rechnern weiterarbeiten.
Zu diesem Zwecke ist es bekannt, allen Rechnern gemeinsam eine Majoritätsschaltung zuzuordnen
(US-PS 36 81 578).
Es ist auch bekannt, statt von einem abweichenden Ergebnis von einem mit erheblicher Verzögerung
auftretenden Ergebnis eines der Rechner darauf zu schließen, daß dieser gestört ist. Bei einer bekannten
Einrichtung dieser Art (DE-AS 12 69 827) ist zu diesem
Zwecke eine Zeitüberwachungsschaltung mit einer Verzögerungsvorrichtung allen Rechnern gemeinsam
zugeordnet Bei dieser Einrichtung werden die Synchronisierungsmeldungen aller Rechner einem diesen
gemeinsam zugeordneten UND-Tor zugeführt, das beim gleichzeitigen Auftreten der Synchronisierungsmeidungen
das Auslösesignal für den nächsten Programmabschnitt abgibt
Obwohl bei diesen Einrichtungen mehrere Rechner parallel arbeiten, so daß die Betriebsfähigkeit beim
Ausfall eines Rechners aufrechterhalten bleibt, kann eine Störung der allen Rechnern zum Ergebnisvergleich
gemeinsamen Majoritätsschaltung bzw. der allen Rechnern gemeinsamen Zeitüberwachungsvorrichtung
oder des einzigen UND-Tores zu einem Betriebsausfall der ganzen aufwendigen Einrichtung führen.
Der Erfindung liegt daher die Aufgabe zugrunde, mit einem im Verhältnis zum Aufwand dreier Rechner
geringfügigen zusätzlichen Aufwand zu erreichen, daß
die Einrichtung bei einer Störung einer Majoritätsschaltung bzw. einer Zeitüberwachungsvorrichtung oder
eines UND-Tores betriebsfähig bleibt
Diese Aufgabe wird erfindungsgemäß dadurch gelöst daß jeder Rechner ein Majoritätstor enthält dem die
Synchronisierungsmeldungen aller Rechner zugeführt werden, und das beim Erhalt wenigstens zweier
Synchronisierungsmeldungen ein Auslösesignal abgibt und daß zwischen der die Synchronisierungsmeldungen
abgebenden Stelle und der die Auslösesignak empfangenden Stelle in jedem Rechner eine Verzögerungsvorrichtung
liegt, deren Verzögerungszeit gleich der größten Differenz der Zeiten ist, die zwei fehlerfreie
Rechner zur Ausführung eines Programmabschnittes benötigen.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß die Einrichtung nicht nur dann
ohne weiteres betriebsfähig bleibt, wenn ein Rechner ausfällt, sondern auch dann, wenn eines der drei
Majoritätstore oder eine der drei Verzögerungsvorrichtungen ausfällt. Dabei ist der Aufwand zweier
zusätzlicher Majoritätstore und Verzögerungsvorrichtungen verglichen mit dem Aufwand zweier zusätzlicher
Rechner zur Erhöhung der Betriebssicherheit ganz unbedeutend.
Im folgenden wird eine Ausführungsform der Erfindung anhand der Zeichnungen beispielsweise
erläutert Es zeigt
F i g. 1 ein Blockschema einer Datenverarbeitungsanlage mit drei Rechnern und einem Speicher,
F i g. 2 ein Majoritätstor,
F i g. 3 eine erfindungsgemäße Synchronisierungseinrichtung,
F i g. 4 eine Weiterbildung der Schaltung nach F i g. 3 und
F i g. 5 eine andere Ausführungsform eines Teiles der Schaltung nach F i g. 4.
F i g. 1 zeigt die Blockschaltung einer Datenverarbeitungsanlage mit drei Rechnern RU, RV, RW, die jeder
ein Leitwerk und ein Rechenwerk enthalten. Die drei
Rechner arbeiten mit einem Speicherwerk SP zusammen.
Es sei angenommen, daß der Verkehr zur Außenwelt Ober ein getrenntes Ein- und Ausgabesteuerwerk
E/A gehe, das an das Speieberwerk SP
angeschlossen ist
Die Verbindung vom Speicherwerk SP zu den
Rechnern RU, RV, R Wgeht direkt über eine Leitung A
Das Arbeiten des Speicherwerkes SP kann durch bekannte Mittel, z. B. durch Paritätsprüfung gesichert
werden. Die Verbindung von den Rechnern RU, RV, ÄWzum Speicherwerk SP geht über eine Majoritätsschaltung
MT, die Majoritätstore M enthält, von denen in F i g. 1 nur eines dargestellt ist Es sei angenommen,
daß die Übertragung zwischen den Rechnern RU, RV, R Wund dem Speicherwerk SPparallel erfolge, dann ist
für jedes Bit der abertragenen Wörter eine Leitung und ein Majoritätstor vorhanden.
Ein solches bekanntes Majoritätstor M ist in F i g. 2 dargestellt Es besteht aus drei Und-Torei? und einem
Oder-Tor und verknüpft die Zustände u, v, w seiner drei Eingänge nach der Funktion
ζ = uv-f- vw+ wu.
Es müssen also mindestens zwei der Eingänge im Zustand 1 sein, damit der Zustand ζ des Ausganges
gleich 1 ist
F i g. 3 zeigt eine erfindungsgemäße Einrichtung zur Synchronisierung der drei Rechner RU, RV, RW. Die
drei Rechner sind gleich aufgebaut, deswegen wird im folgenden nur der Rechner Äi/beschrieben.
Der Rechner R t/erhält seinen Takt von einer eigenen
Uhr TGU, die sein Leitwerk L WUund sein Rechenwerk
R WU steuert In bekannter Weise erfolgt die Arbeit, indem das Leitwerk LWU Befehle und Informationen
im Speicherwerk SP(F i g. 1) liest, die Befehle durch das Rechenwerk RWU in mehreren Schritten ausführen
läßt und das Ergebnis, wenn nötig, wieder in das Speicherwerk SPeinschreibt
Am Ende der Ausführung eines jeden Befehls gibt das Leitwerk L WUein Signal »Befehlsende« an die Leitung
EOI. Dieses Signal geht über ein Majoritätstor MU wieder zum Leitwerk LWU zurück. Ein von der
Ausgangsleitung SMdes Majoritätstors MU ausgehendes
Signal »Beginn neuer Befehl« leitet die Ausführung des nächsten Befehls ein. Dessen Bearbeitung kann also «
erst beginnen, wenn von mindestens zwei der drei Rechner RU, RV, RW Signale »Befehlsende« am
Majoritätstor MU eintreffen. Dies geschieht nicht notwendigerweise vollständig gleichzeitig, da die Uhren
TGU, TGV, TGW der drei Rechner RU, RV, RW so unabhängig voneinander arbeiten, also Gang- und
Phasenunterschiede aufweisen können. Auch geschehen wegen Laufzeitverschiedenheiten in den Rechnern RU,
RV, Abgleiche Vorgänge nicht notwendigerweise in
den gleichen Uhrtakten, so daß bei der Ausführung eines Befehls Abweichungen von mehreren Taktzeiten
auftreten können.
Die Synchronisierung bewirkt, daß solche Verschiebungen
sich im Laufe der Zeit nicht addieren, sondern nach jedem Befehl immer wieder auf höchstens eine
Taktzeit herabgesetzt werden.
Um dem langsamsten Rechner noch Zeit zum Aufholen zu geben, liegen in der Leitung EOI des
Rechners RUund in den entsprechenden Leitungen der
Rechner ÄVund R W Verzögerungsanordnungen VZU
bzw. VZV bzw. VZW. Diese leiten die Signale »Befehlsende« um einige Taktzeiten verzögert über die
zugeordneten Leitungen KU bzw. /C V bzw. K W zu den
an diese Leitungen angeschlossenen Eingängen aller drei Majoritätstore MU, AiVund MW. Damit trägt der
bei der Ausführung des betreffenden Befehls langsamste Rechner nicht mehr zur Auslösung des Signals »Beginn
neuer Befehle« auf den Leitungen SNI bei, kann jedoch die Befehlsausführung beendigen und den nächsten
Befehl gleichzeitig mit den anderen beiden Rechnern beginnen. Kann er dies nicht fällt er aus dem Tritt und
kann von selbst nicht wieder in Synchronismus kommen.
Die Verzögerungsanordnung VZU kann statt in der Leitung £ö/auch in der Leitung SNIangeordnet sein.
Störungen in einem der drei Rechner RU, RV, RW müssen erkannt werden, auch wenn sich Störungen in
einem Rechner oder sogar sein Totalausfall wegen der Majorisierung der Ergebnisse nicht im Arbeiten der
Gesamtanlage bemerkbar machen. Dies wird anhand von Fig.4 erläutert die eine detailliertere Schaltung
des Rechners RU wiedergibt SP ist wieder das Speicherwerk der Anlage, MT deren Majoritätsschaltung
und L WUAiS Leitwerk des Rechners RU.
Zur Erkennung von Störungen ist die Majoritätsschaltung MT derart als Kontrollschaltung ausgebildet,
daß sie nicht nur die Ergebnisse der Majorisierung (wie das Tor nach F i g. 2), sondern auch auf den Leitunger.
SU, SV, SW Fehiersignale abgibt Diese gehen zu den drei Rechnern, wie durch schräge Pfeile an den
Leitungen SU, SV, S Wangedeutet ist In jedem Rechner werden, wie Fig.4 für den Rechner RU zeigt die
Fehlersignale aller drei Rechner RU, RV, RW durch
Oder-Tore OTzusammengefaßt und in einem Störregister
SRU kurzfristig gespeichert Aus diesem Register werden sie durch ein Fehlerbearbeitungsprogramm
ausgelesen und auf das Konfigurationsregister KRU aes
Rechners übertragen. Sowohl das Störregister SRU als auch das Konfigurationsregister KRU enthält mit U, V
und ^bezeichnete Zellen für den Zustand je eines der Rechner RU, RV, RW. Bei ordnungsgemäßen Arbeiten
aller drei Rechner RU, RVund R W steht in jeder dieser
Zellen der Digitaiwert 1 und auf den zugehörigen Ausgangsleitungen liegt ebenfalls je der Zustand 1 vor.
Vor jeden der drei Eingänge des Majoritätstores MU ist ein Und-Tor TUU, TVU bzw. TWU geschaltet Die
jeweiligen ersten Eingänge sind mit den Zellen U, V bzw. W des Konfigurationsregisters KRU verbunden,
die zweiten Eingänge mit den Leitungen KU, .KV bzw.
KW, auf denen die Signale »Befehlsende« von den zugeordneten Rechnern RU, R Vbzw. R ^erscheinen.
Bei ordnungsgemäßem Arbeiten sind aufgrund des Zustandes 1 an den ersten Eingängen die Tore TUU,
TVU und TWU für die Signale »Befehlsende« offen. Beim Auftreten von Fehlern in einem Rechner erscheint
in der zugehörigen Zelle (U, V oder W) des Konfigurationsregisters KRU der Digitalwert 0, wodurch
das zugeordnete Tor (TUU, TUV oder TWU)
gesperrt wird.
Die dem Majoritätstor MU entsprechenden Majoritätstore MVund MWder beiden anderen Rechner RV
und R W erhalten von der entsprechenden Zelle ihres Konfigurationsregisters ebenfalls den Wert 0. Alle
Majoritätstore MU, MV und MW wirken damit als Und-Tore für die von den beiden nicht gestörten
Rechnern kommenden Signale »Befehlsende«. Sobald diest Signale erscheinen, geben sie das Signal »Beginn
neuer Befehle« ab.
Als Variante der geschilderten Einrichtung können an Stelle der Und-Tore TUU, TVU, TWU am Eingang des
Majoritätstores MU drei Und-Tore PUU, PVU, PWU am Ausgang der Verzögerungsschaltung VZU angeord-
net werden (Fig.5), derart, daß die Weitergabe der Signale von den Zellen U oder V oder IV des
Konfigurationsregisters KRUzu den frei Majoritätstoren
MU, MV, MW gesperrt wird. Zu diesem Zweck ist der Ausgang des Und-Tores PUU mit einem Eingang
des Majoritätstores MU, der Ausgang des Und-Tores PVU mit einem Eingang des Majoritätstores MV und
der Ausgang des Und-Tores PWU mit einem Eingang des Majoritätstores MWverbunden. In entsprechender
Weise sind an das Majoritätstor MU die Ausgänge der dem Und-Tor PUU entsprechenden Und-Tore in den
Rechnern RVund RWangeschlossen. Diese Und-Tore
sind von den der Zelle U des Konfigurationsregisters KRU entsprechenden Zellen der Konfigurationsregister
der Rechner /?Vund Angesteuert Die von den
Ausgängen dieser Und-Tore zum Majoritätstor MU gehenden Leitungen sind in Fig.5 mit PUVund PUW
bezeichnet
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. Einrichtung zum Synchronisieren dreier, programmgesteuerter, mit mindestens einem Daten- s
speicher zusammenarbeitender Rechner, deren jeder am Ende jedes Programmabschnittes eine
Synchronisierungsmeldung abgibt und beim Empfang eines Auslösesignals den nächsten Programmabschnitt
startet, dadurch gekennzeichnet, daß jeder Rechner (RU, RV, RW) ein Majoritätstor
(MU, MV, MW) enthält, dem die Synchronisierungsmeidungen aller Rechner zugeführt werden, und das
beim Erhalt wenigstens zweier Synchronisierungsmeidungen ein Auslösesignal abgibt, und daß is
zwischen der die Synchronisierungsmeldungen abgebenden
Stelle und der die Auslösesignale empfangenden Stelle in jedem Rechner eine Verzögerungs-Vorrichtung
(VZU, VZV, VZW) liegt, deren Verzögerungszeit gleich der größten Differenz der
2!eiten ist, die zwei fehlerfreie Rechner zur Ausführung eines Programmabschnittes benötigen.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß jeder Rechner (z. B. RU) ein dreistelliges Konfigurationsregister (KRU) hat, dessen
Stellen (U, V, W) gemäß von Kontrollschaltungen (MT) erzeugter Fehlermeldungen gestellt werden,
und daß jedem Eingang jedes Majoritätstores (z. B. MU) eine Torschaltung (TUU, TVU, TWU) mit zwei
Eingängen vorgeschaltet ist, von denen einer die x
Synchronisierungsmeldungen eines der Rechner erhält und der andere mit der diesem Rechner
zugeordneten Stelle des Konfigurationsregisters verbunden ist (F i g. 4).
3. Einrichtung nach Anspruch 1, dadurch gekenn- M
zeichnet daß jeder Rechner (z. B. RU) ein dreistelliges Konfigurationsregister (KRU) hat, dessen
Stellen (U, V, W) gemäß von einer der Kontrollschaltungen (MT) erzeugter Fehlermeldungen gestellt
werden, und daß jeder Rechner (z.B. RU) drei *°
Torschaltungen (PUU, PVU, PWU) hat und bei jeder dieser Torschaltungen ein Eingang die
Synchronisierungsmeldungen dieses Rechners erhält, der andere Eingang mit einer Stelle des
Konfigurationsregisters und der Ausgang mit einem Eingang des Majoritätstores des dieser Stelle des
Konfigurationsregisters zugeordneten Rechners verbunden ist (F i g. 5).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH437973A CH556576A (de) | 1973-03-28 | 1973-03-28 | Einrichtung zur synchronisierung dreier rechner. |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2413401A1 DE2413401A1 (de) | 1974-10-10 |
DE2413401B2 true DE2413401B2 (de) | 1978-06-08 |
DE2413401C3 DE2413401C3 (de) | 1984-10-18 |
Family
ID=4275013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2413401A Expired DE2413401C3 (de) | 1973-03-28 | 1974-03-20 | Einrichtung zum Synchronisieren der Programmabschnitte dreier, nach demselben Programm parallel arbeitender Rechner |
Country Status (7)
Country | Link |
---|---|
US (1) | US3921149A (de) |
CH (1) | CH556576A (de) |
DE (1) | DE2413401C3 (de) |
FR (1) | FR2223751B1 (de) |
GB (1) | GB1462690A (de) |
NL (1) | NL176022C (de) |
SE (1) | SE403323B (de) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2302652A1 (fr) * | 1975-02-25 | 1976-09-24 | Thomson Csf | Dispositif d |
US4021784A (en) * | 1976-03-12 | 1977-05-03 | Sperry Rand Corporation | Clock synchronization system |
JPS548350A (en) * | 1977-06-20 | 1979-01-22 | Mitsubishi Electric Corp | Elevator controller |
US4276594A (en) * | 1978-01-27 | 1981-06-30 | Gould Inc. Modicon Division | Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same |
US4525785A (en) * | 1979-10-30 | 1985-06-25 | Pitney Bowes Inc. | Electronic postage meter having plural computing system |
US4498187A (en) * | 1979-10-30 | 1985-02-05 | Pitney Bowes Inc. | Electronic postage meter having plural computing systems |
US4342083A (en) * | 1980-02-05 | 1982-07-27 | The Bendix Corporation | Communication system for a multiple-computer system |
US4392196A (en) * | 1980-08-11 | 1983-07-05 | Harris Corporation | Multi-processor time alignment control system |
US4375683A (en) * | 1980-11-12 | 1983-03-01 | August Systems | Fault tolerant computational system and voter circuit |
DE3208573C2 (de) * | 1982-03-10 | 1985-06-27 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem |
NL8203921A (nl) * | 1982-10-11 | 1984-05-01 | Philips Nv | Multipel redundant kloksysteem, bevattende een aantal onderling synchroniserende klokken, en klokschakeling voor gebruik in zo een kloksysteem. |
US4635186A (en) * | 1983-06-20 | 1987-01-06 | International Business Machines Corporation | Detection and correction of multi-chip synchronization errors |
EP0164414A4 (de) * | 1983-12-12 | 1986-06-05 | Parallel Computers Inc | Rechnerprozessor-steuergerät. |
US4589066A (en) * | 1984-05-31 | 1986-05-13 | General Electric Company | Fault tolerant, frame synchronization for multiple processor systems |
US4683570A (en) * | 1985-09-03 | 1987-07-28 | General Electric Company | Self-checking digital fault detector for modular redundant real time clock |
US4967347A (en) * | 1986-04-03 | 1990-10-30 | Bh-F (Triplex) Inc. | Multiple-redundant fault detection system and related method for its use |
AU616213B2 (en) * | 1987-11-09 | 1991-10-24 | Tandem Computers Incorporated | Method and apparatus for synchronizing a plurality of processors |
CA2003338A1 (en) * | 1987-11-09 | 1990-06-09 | Richard W. Cutts, Jr. | Synchronization of fault-tolerant computer system having multiple processors |
US4965717A (en) * | 1988-12-09 | 1990-10-23 | Tandem Computers Incorporated | Multiple processor system having shared memory with private-write capability |
AU625293B2 (en) * | 1988-12-09 | 1992-07-09 | Tandem Computers Incorporated | Synchronization of fault-tolerant computer system having multiple processors |
US5075840A (en) * | 1989-01-13 | 1991-12-24 | International Business Machines Corporation | Tightly coupled multiprocessor instruction synchronization |
CA2032067A1 (en) * | 1989-12-22 | 1991-06-23 | Douglas E. Jewett | Fault-tolerant computer system with online reintegration and shutdown/restart |
US5295258A (en) * | 1989-12-22 | 1994-03-15 | Tandem Computers Incorporated | Fault-tolerant computer system with online recovery and reintegration of redundant components |
US5203004A (en) * | 1990-01-08 | 1993-04-13 | Tandem Computers Incorporated | Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections |
ATE118907T1 (de) * | 1990-08-14 | 1995-03-15 | Siemens Ag | Einrichtung zur funktionsüberwachung externer synchronisations-baugruppen in einem mehrrechnersystem. |
DK0543825T3 (da) * | 1990-08-14 | 1995-03-20 | Siemens Ag | Indretning til interruptfordeling i et flerdatamatsystem |
US5339404A (en) * | 1991-05-28 | 1994-08-16 | International Business Machines Corporation | Asynchronous TMR processing system |
US5428769A (en) * | 1992-03-31 | 1995-06-27 | The Dow Chemical Company | Process control interface system having triply redundant remote field units |
US5379415A (en) * | 1992-09-29 | 1995-01-03 | Zitel Corporation | Fault tolerant memory system |
DE59302826D1 (de) * | 1993-03-16 | 1996-07-11 | Siemens Ag | Synchronisationsverfahren für Automatisierungssysteme |
US6748451B2 (en) | 1998-05-26 | 2004-06-08 | Dow Global Technologies Inc. | Distributed computing environment using real-time scheduling logic and time deterministic architecture |
DE19831720A1 (de) * | 1998-07-15 | 2000-01-20 | Alcatel Sa | Verfahren zur Ermittlung einer einheitlichen globalen Sicht vom Systemzustand eines verteilten Rechnernetzwerks |
US6363495B1 (en) | 1999-01-19 | 2002-03-26 | International Business Machines Corporation | Method and apparatus for partition resolution in clustered computer systems |
GB2399190B (en) * | 2003-03-07 | 2005-11-16 | * Zarlink Semiconductor Limited | Parallel processing architecture |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1269827B (de) * | 1965-09-09 | 1968-06-06 | Siemens Ag | Verfahren und Zusatzeinrichtung zur Synchronisierung von parallel arbeitenden Datenverarbeitungsanlagen |
US3593307A (en) * | 1968-09-20 | 1971-07-13 | Adaptronics Inc | Redundant, self-checking, self-organizing control system |
FR1587572A (de) * | 1968-10-25 | 1970-03-20 | ||
GB1253309A (en) * | 1969-11-21 | 1971-11-10 | Marconi Co Ltd | Improvements in or relating to data processing arrangements |
GB1308497A (en) * | 1970-09-25 | 1973-02-21 | Marconi Co Ltd | Data processing arrangements |
SE347826B (de) * | 1970-11-20 | 1972-08-14 | Ericsson Telefon Ab L M | |
US3810119A (en) * | 1971-05-04 | 1974-05-07 | Us Navy | Processor synchronization scheme |
BE790654A (fr) * | 1971-10-28 | 1973-04-27 | Siemens Ag | Systeme de traitement avec des unites de systeme |
-
1973
- 1973-03-28 CH CH437973A patent/CH556576A/de not_active IP Right Cessation
-
1974
- 1974-03-20 DE DE2413401A patent/DE2413401C3/de not_active Expired
- 1974-03-25 GB GB1313874A patent/GB1462690A/en not_active Expired
- 1974-03-26 US US454854A patent/US3921149A/en not_active Expired - Lifetime
- 1974-03-27 SE SE7404096A patent/SE403323B/xx not_active IP Right Cessation
- 1974-03-28 NL NLAANVRAGE7404236,A patent/NL176022C/xx not_active IP Right Cessation
- 1974-03-28 FR FR7410957A patent/FR2223751B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1462690A (en) | 1977-01-26 |
NL176022B (nl) | 1984-09-03 |
NL7404236A (de) | 1974-10-01 |
DE2413401C3 (de) | 1984-10-18 |
NL176022C (nl) | 1985-02-01 |
US3921149A (en) | 1975-11-18 |
DE2413401A1 (de) | 1974-10-10 |
FR2223751A1 (de) | 1974-10-25 |
FR2223751B1 (de) | 1978-11-03 |
SE403323B (sv) | 1978-08-07 |
CH556576A (de) | 1974-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2413401B2 (de) | Einrichtung zum Synchronisieren dreier Rechner | |
DE3919962C3 (de) | Verfahren und Anordnung zur Sicherung der Datenübertragung in einem linearen Rechnernetz | |
DE1524239B2 (de) | Schaltungsanordnung zur aufrechterhaltung eines fehler freien betriebes bei einer rechenanlage mit mindestens zwei parallel arbeitenden rechengeraeten | |
DE2457553A1 (de) | Asynchroner taktgeber | |
DE2258917B2 (de) | Regelvorrichtung mit mindestens zwei parallelen signalkanaelen | |
DE3643384A1 (de) | Schaltung zum resynchronisieren von impulssignalen, insbesondere fuer die peripherie eines mikroprozessors | |
DE2526708C2 (de) | Schaltungsanordnung zur Kompensation der Zeitverzerrung von über zwei Übertragungsstrecken ankommenden Bits | |
DE2158433A1 (de) | Einrichtung und verfahren zum betrieb der einrichtung zur fehlerpruefung und fehlerlokalisierung in einem modularen datenverarbeitungssystem | |
EP0325318B1 (de) | Vermittlungsanlage | |
DE2729362C2 (de) | Digitale Datenverarbeitungsanordnung, insbesondere für die Eisenbahnsicherungstechnik, mit in zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken | |
DE2641700C2 (de) | ||
DE2530887C3 (de) | Steuereinrichtung zum Informationsaustausch | |
DE4233837A1 (de) | Rechenanlage | |
DE3238692A1 (de) | Datenuebertragungssystem | |
DE3137046A1 (de) | "schaltungsanordnung zur erfassung von stoerungen in einem datenverarbeitungssystem" | |
DE2725922C2 (de) | Mehrrechnersystem zur Steuerung von trassengebundenen Verkehrsmitteln | |
DE2913371A1 (de) | Verfahren und system zur ablaufsteuerung | |
DE3531901C2 (de) | ||
DE19543817C2 (de) | Verfahren und Anordnung zum Prüfen und Überwachen der Arbeitsweise wenigstens zweier Datenverarbeitungseinrichtungen mit Rechnerstruktur | |
DE3114230C2 (de) | Schaltungsanordnung zum sicheren Betrieb eines zweikanaligen Schaltwerkes | |
DE102009000698A1 (de) | Prüfschaltung zur Prüfung einer Durchführung eines Handshake-Protokolls und Verfahren zur Prüfung einer Durchführung eines Handshake-Protokolls | |
EP0410117A2 (de) | Verfahren zur Erhöhung der Sicherheit der Signalübertragung in Gleisstromkreisen sowie Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2540785C2 (de) | Schaltungsanordnung zur Steuerung des Informationsflusses in taktgesteuerten Einrichtungen, zum Beispiel Steuerwerken von Datenverarbeitungseinrichtungen | |
DD159681A1 (de) | Hierachisch aufgebautes redundantes informationsverarbeitungssystem | |
DE1424747C (de) | Erweiterbare digitale Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8281 | Inventor (new situation) |
Free format text: LAEDERACH, PETER, MUENSINGEN, CH KREIS, WERNER, DIPL.-ING. ETH, BERN, CH |
|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |