DE2413401A1 - Einrichtung zur synchronisierung dreier rechner - Google Patents

Einrichtung zur synchronisierung dreier rechner

Info

Publication number
DE2413401A1
DE2413401A1 DE2413401A DE2413401A DE2413401A1 DE 2413401 A1 DE2413401 A1 DE 2413401A1 DE 2413401 A DE2413401 A DE 2413401A DE 2413401 A DE2413401 A DE 2413401A DE 2413401 A1 DE2413401 A1 DE 2413401A1
Authority
DE
Germany
Prior art keywords
computers
computer
command
pulse
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2413401A
Other languages
English (en)
Other versions
DE2413401B2 (de
DE2413401C3 (de
Inventor
Werner Dipl Ing Kreis
Peter Laederach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hasler AG
Original Assignee
Hasler AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hasler AG filed Critical Hasler AG
Publication of DE2413401A1 publication Critical patent/DE2413401A1/de
Publication of DE2413401B2 publication Critical patent/DE2413401B2/de
Application granted granted Critical
Publication of DE2413401C3 publication Critical patent/DE2413401C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/181Eliminating the failing redundant component
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/18Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality

Description

PATENTANWÄLTE O / 1 Q / Π 1
Dr.-Ing. H ο η k e
Dipl.-Ing. Gesthuysen Mrz
43 Essen, Theaterpiatz 3 co-,/« ϊ
Telefon 223994 <43 5 8.3/H-)
Hasler AG Bern
Einrichtung zur Synchronisierung dreier Rechner.
Die Erfindung betrifft eine Einrichtung zur Synchronisierung dreier programmgesteuerter, mit mindestens einem Datenspeicher zusammenarbeitender Rechner..
Es ist bekannt, in einer Datenverarbeitungsanlage mehrere Rechner, auch Prozessoren genannt, parallel arbeiten zu lassen, um die Zuverlässigkeit der Anlage zu erhöhen, dies insbesondere in rechnergesteuerten Vermittlungsanlagen, die nur sehr wenig Ausfallzeiten haben dürfen. Dabei arbeiten drei Rechner parallel; bei Verschiedenheit der Ergebnisse der drei Rechner ist mit grosser Sicherheit anzunehmen, · dass das abweichende Ergebnis falsch und die" beiden übereinstimmenden Ergebnisse richtig sind. Die letzteren werden durch sogenannte Majoritätstore ermittelt.
Es ist auch bekannt, dass es die Zuverlässigkeit nicht wesentlich herabsetzt, wenn nicht jeder Rechner mit einem eigenen Speicher versehen wird, sondern die Rechner mit einem oder mehreren Speichern zusammenarbeiten.
XJm die durch die dreifache Ausrüstung gegebene Zuverlässigkeit nicht zu beeinträchtigen, dürfen keinerlei Stromkreise vorhanden sein, von deren Funktionsfähigkeit die Wirksamkeit der drei Rechner abhängt,
409841/0715
wie etwa eine gemeinsame Taktversorgung oder ein übergeordnetes Leitwerk, denn bei Ausfall einer solchen Schaltung würden alle drei Rechner betriebsunfähig werden.
In jedem Fall stellt sich die Aufgabe, die drei parallel laufenden Rechner miteinander zu synchronisieren, denn die Ergebnisse können nur dann miteinander verglichen werden, wenn sie gleichzeitig auftreten.
Erfindungsgemäss ist die Einrichtung zur Synchronisierung dadurch gekennzeichnet, dass jeder der drei Rechner eine Vorrichtung zur Erzeugung eines Impulses "Befehlsende" am Ende der Ausführung eines jeden Befehls enthält, dass die drei von den drei Rechnern kommenden Impulse "Befehlsende" in jedem der drei Rechner einem Majoritätstor zugeführt werden, welches beim Erhalt von mindestens zwei solchen Impulsen einen Impuls "Beginn neuer Befehl" abgibt, der in dem Rechner die Ausführung des nächsten Befehls einleitet.
Im folgenden wird eine Ausführungsform der Erfindung anhand der Zeichnungen beispielsweise erläutert.
Es zeigen:
Fig. 1 . ein Blockschema einer Datenverarbeitungsanlage
mit drei Rechnern und einem Speicher,
Fig. 2 ein Majoritätstor,
Fig. 3 eine erfindungsgemässe Synchronisierungseinrichtung,
Fig. 4 eine Weiterbildung der Schaltung nach Fig. 3 und
Fig. 5 eine andere Ausführungsform eines Teiles der Schaltung
nach Fig. 4 -
409841/0715
Fig. 1 zeigt die Blockschaltung einer Datenverarbeitungsanlage mit drei Rechnern RU, RV, RW, die jeder ein Leitwerk und ein Rechenwerk enthalten. Die drei Rechner arbeiten mit einem Speicherwerk Sp zusammen. Es sei angenommen, dass der Verkehr zur Aussenwelt über ein getrenntes Ein- und Ausgabe Steuerwerk E/A gehe, das an den Speicher angeschlossen ist*
Die Verbindung vom Speicher zu den Rechnern geht direkt über die Leitung A. Das Arbeiten des Speichers kann durch bekannte Mittel, z.B. durch Paritätsprüfung gesichert werden. Die Verbindung von den Rechnern zum Speicher geht über die Majoritätsschaltung MT. Es sei angenommen, dass die Uebertragung zwischen Rechnern . und Speicher parallel erfolge, dann ist für jedes Bit der übertragenen Wörter eine Leitung und ein Majoritätstor vorhanden.
Ein solches bekanntes Majoritätstor ist in Fig. Z dargestellt. Es besteht aus drei Und-Toren und einem Oder-Tor und verknüpft die Eingänge nach der Funktion ζ = uv + vw + wu. Es müssen also mindestens zwei Eingänge im Zustand 1 sein, damit der Zustand des Ausganges gleich 1 ist. Fig. 3 zeigt eine erfindungsgemässe Anordnung zur Synchronisierung der drei Rechner RU, RV, RW. Die drei Rechner sind gleich aufgebaut, deswegen wird im folgenden nur der Rechner RU beschrieben.
Der Rechner erhält seinen Takt von einer eigenen Uhr TGU, die das Leitwerk LWU und das Rechenwerk RWU steuern. In bekannter Weise erfolgt die Arbeit, indem das Leitwerk Befehle und Informationen im Speicher liest, die Befehle durch das Rechenwerk in mehreren Schritten ausführen "lässt und das Ergebnis, wenn nötig, wieder in den Speicher einschreibt. «09-8 4 1/0715
Am Ende der Ausführung eines jeden Befehls erzeugt das Leitwerk einen Impuls "Befehlsende" EOI (end of instruction). Dieser Impuls geht über ein Majoritätstor MTU wieder zum Leitwerk zurück. Das vom Majoritätstor ausgehende Signal mit der Bezeichnung "Beginn neuer Befehl" SNI (start new instruction) leitet die Ausführung des nächsten Befehls ein. Dessen Bearbeitung kann also erst beginnen, wenn mindestens zwei Impulse EOI eintreffen. Dies geschieht nicht notwendigerweise vollständig gleichzeitig, da die Uhren unabhängig voneinander arbeiten, also Gang- und Phasenunterschiede aufweisen können. Auch geschehen wegen Laufzeitverschiedenheiten in den Rechnern gleiche Vorgänge nicht notwendigerweise in den gleichen Uhrtakten, so dass bei der Ausführung eines Befehls Abweichungen von mehreren Taktzeiten auftreten können. Die Synchronisierung bewirkt, dass solche Verschiebungen sich im Laufe der Zeit nicht addieren, sondern nach jedem Befehl immer wieder auf höchstens eine Taktzeit herabgesetzt werden. Um dem langsamsten Rechner noch Zeit zum Aufholen zu geben, liegt zwischen der Quelle des Impulses EOI und der Senke des Signals SNI eine Verzögerungsanordnung T, die den Impuls für einige Taktzeiten verzögert. Damit trägt der bei der Ausführung des betr. Befehls langsamste Rechner nicht mehr zur Auslösung des neuen Impulses SNI bei, kann jedoch die Befehlsausführung beendigen und den nächsten Befehl gleichzeitig mit den anderen beiden Rechnern beginnen. Kann er dies nicht, fällt er aus dem Tritt, und kann von selbst nicht wieder in Synchronismus kommen.
409841/0715
Ausser beim Ende eines jeden Befehls werden die drei Rechner auch bei jedem Speicher zugriff synchronisiert. Dies wird anhand von Fig. 4 erläutert, die eine detailliertere Schaltung des Rechners RU wiedergibt. SP ist wieder der Speicher, MT das Majoritätstor, LWU das Leitwerk. FFU ist ein Flipflop, welcher normalerweise an seinem Ausgang ein Signal 1 abgibt, welches das Tor UTU leitend macht, so dass die Impulse aus dem Taktgeber TGU zum Leitwerk gelangen. Durch einen Zugriffimpuls, welcher auf der Leitung ZG vom Leitwerk zum Speicher geht, wird dieser Flipflop auf Null gestellt, womit die Taktgeber impulse nicht mehr zum Leitwerk gelangen können. Der Speicher zugriff beginnt erst, wenn mindestens zwei der drei Rechner den Zugriff impuls, zum Majoritätstor MT senden. Das Leitwerk ruht, bis der Sp eic her zugriff erfolgt ist und mit der Antwort ein Signal auf der Leitung C kommt, welches FFU wieder auf 1 stellt. Damit gelangen die Taktimpulse wieder zum Leitwerk und dieser fährt in seiner Arbeit fort. Selbstverständlich kann die Unterbrechung der Funktion des Leitwerkes auch auf andere Weise erfolgen als durch Unterbrechung der Taktimpulse. Da das Signal auf der Leitung C an alle drei Leitwerke gleichzeitig abgegeben wird, führen diese die Arbeit mit höchstens einer Taktzeit Unterschied fort, auch wenn die Zugriffe am Majoritätstor MT mit einer gewissen Zeitverschiebung eingingen.
Störungen in einem der drei Rechner müssen erkannt werden, auch wenn sichStörungen in einem Rechner oder sogar sein Totalausfall "wegen der Major isierung der Ergebnisse nicht im Arbeiten der Gesamtanlage bemerkbar machen.
409841/0715
2A13401
Zur Erkennung von Störungen ist die Majoritäts-Gruppe ,MT so ausgebildet, dass sie nicht nur die Ergebnisse der Majorisierung abgibt, (wie das Tor nach Fig» 2) sondern auch Fehler signale, wenn die drei Eingänge am Ende der Verzögerungszeit nicht übereinstimmen. Diese Aufgabe erfüllt eine einfache Verknüpfungsschaltung, welche z.B. für ein Signal UVW =110 am Majoritätsausgang eine 1 abgibt und ausserdem an einem Störausgang ein Fehler signal, das besagt, dass das Signal W von U und V abweicht. Eine solche Verknüpfungsschaltung ist für jede der Leitungen vorhanden, die von dem betreffenden Rechner zum Speicher führt. Die von ihnen abgegebenen Fehlermeldungen werden durch ein Oder-Tor zusammengefasst, gehen zu den drei Rechnern und werden dort in einem Störregister SRU kurzfristig gespeichert. Aus diesem Register werden sie durch ein Fehlerbearbeitungsprogramm ausgelesen und weiter verarbeitet. Bei einzelnen Abweichungen wird angenommen, dass es sich um äussere Störeinflüsse handelt, die kein Eingreifen" erfordern. Treten jedoch während einer vorgegebenen Zeit mehr als eine bestimmte Anzahl Störungen auf, so ist die nächstliegende Vermutung, dass ein Fehler in irgendeinem Register-Inhalt aufgetreten ist. Deswegen veranlassen die drei Leitwerke, wieder durch Majoritätsentscheidung, den Ablauf von einem Programm, welches die Uebertragung des Inhalts der Register der drei Rechner auf den Spieicher und von dort wieder auf die Register bewirkt. Da diese Uebertragungen über die Major itäts schal-
tung MTS laufen, werden sie dort majorisiert und alle Registerinhalte entsprechen den Register Inhalten der zwei miteinander übereinstimmenden Rechner.
409841/0715
Das Arbeitsprogramm wird dann an einer bestimmten Stelle begonnen,
sodass wieder Gleichlauf hergestellt ist.
Treten jedoch immer noch häufig Fehler in einem der Rechner auf, so wird der betreffende Rechner für inaktiv erklärt und abgeschaltet. Dies geschieht dann, wenn mindestens zwei der Rechner die Feststellung treffen, dass einer der drei gestört ist ; sie stellen dann die dem gestörten Rechner zugeordneten Stellen .im Konfigurationsregister KRU auf Null (siehe Fig. 4); das Gleiche geschieht zum mindesten noch in dem Konfigurationsregister des fehlerfreien Rechners, ob es dann auch noch in dem als inaktiv erklärten Rechner geschieht, ist nicht mehr von Bedeutung.
Die Stellung einer Stelle des Konfigurationsregisters hat zur Folge, dass sie auf ihrer Ausgangsleitung statt wie normal eine 1 eine 0 abgibt. In die Leitungen, die das EOI-Signal führen und dem Majoritätstor MTÜ sind drei Und-Tore TUU, TVU, TWU eingeschaltet, welche von der der entsprechenden Stelle des Konfigurationsregisters gesperrt werden und somit den Start des betreffenden Rechners nach einem Befehlsende verhindern.
Die Majoritätstore im Eingang der beiden nichtgesperrten Rechner erhalten dann an einem Eingang immer Null, wirken als Und-Tore und geben das SNI-Signal ab, wenn beide in Betrieb befindlichen Rechner ihr EOI-Signal gegeben haben.
Anstatt die Tore TUU, TVU, TWU am Eingang des Majoritätstores MTU anzuordnen, können die drei Tore PUU1 PVU, PWU auch am Ausgang der Verzögerungsschaltung VZU angeordnet werden (Fig. 5), derart, dass die Weitergabe der Signale von den Stellen U oder V oder W
409841/0715
des Registers KRU zu den drei Majoritätstoren gesperrt wird. Zu diesem Zweck ist der Ausgang des Tores PUUmit einem Eingang des Majoritätstores MTU, der Ausgang des Tores PVU mit einem Eingang des Tores MTV verbunden, der Ausgang des Tores PWU schliesslich mit einem Eingang des Tores MTW. In entsprechender Weise sind an das Majoritätstor MTU die Ausgänge der Tore PUV und PUW angeschlossen; das sind die dem Tor PUU entsprechenden Tore in den Rechnern RV und RW, die von den U zugeordneten Stellen ihrer Konfigurationsregister gesteuert werden.
409841/0715

Claims (5)

ι- ■ Patentansprüche
1. Einrichtung zur Synchronisierung dreier programmgesteuerter, mit mindestens einem Datenspeicher zusammenarbeitender Rechner, dadurch gekennzeichnet, dass jeder der drei Rechner (RU, RV, RW) eine Vorrichtung zur Erzeugung eines Impulses "Befehlsende" am Ende der Ausführung eines jeden Befehls und ein Majoritätstor (z.B. MTU) enthält, dem die Impulse "Befehlsende" der drei Rechner zugeführt werden und welches beim Erhalb von mindestens zwei solchen Impulsen, einen Impuls "Beginn neuer Befehl" abgibt, der in dem betreffenden Rechner die Ausführung des nächsten Befehls einleitet.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass zwischen jeder Vorrichtung, welche den Impuls "Befehlsende" erzeugt und der Stelle, welche den Impuls "Beginn neuer Befehl" empfängt, eine Verzögerungsstrecke (z.B. VZU), liegt, die den Impuls um die Zeit verzögert, um welche sich die Ausführungszeiten eines Befehls durch zwei fehlerfreie Prozessoren höchstens unterscheiden können.
3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass jeder Rechner ein einstellbares Konfigurationsregister (z.B. KRU) enthält, das für jeden der drei Rechner eine Stelle aufweist, die diesen als aktiv oder inaktiv markiert, dass Verknüpfungsschaltungen
409841/0715
--10 _
vorhanden sind, die den Einfluss der "Ende Befehl-"Signale auf die Majoritätsschaltung eines inaktiven Rechners aufhebt, indem sie zwischen den Quellen des Impulses "Ende Befehl" und dem Majoritätstor des als inaktiv markierten Rechners liegende Torschaltungen sperren.
4· Einrichtung nach Anspruch 3> dadurch gekennzeichnet, dass das Leitwerk des Konfigurationsregisters jedes Rechners einstellbar ist auf Grund von Fehlermeldungen, welche dem Leitwerk von einer in der Zuleitung von den Rechnern zum Speicher liegenden Kontrollschaltung zugeführt wird, die bei Nichtübereinstimmung der von den drei Rechnern zum Speicher gesandten Zugriffstelegramme den drei Rechnern mitteilt, welches der drei Telegramme von den zwei anderen, verschieden ist.
5. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass zum Synchronisieren der drei Rechner bei jedem Speicherzugriff drei von je einem Rechner kommende SpeicherZugriffsleitungen (z.B. ZGU) mit den Eingängen eines Majoritätstores verbunden sind, an dessen Ausgang die Speicherstartvorrichtung angeschlossen ist, dass ferner eine Sperrvorrichtung (z.B. I1PU) in jedem Rechner vorgesehen ist, welche durch einen auf der Speicherzugriffsleitung auftretenden Impuls gestellt wird und das Arbeiten des Rechners so lange sperrt, bis durch einen vom Speicher ausgehenden Impuls "Ende Zugriff" die Sperrvorrichtung wieder unwirksam gemacht wird.
HASLER AG 409841/0715
Leerseite
DE2413401A 1973-03-28 1974-03-20 Einrichtung zum Synchronisieren der Programmabschnitte dreier, nach demselben Programm parallel arbeitender Rechner Expired DE2413401C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH437973A CH556576A (de) 1973-03-28 1973-03-28 Einrichtung zur synchronisierung dreier rechner.

Publications (3)

Publication Number Publication Date
DE2413401A1 true DE2413401A1 (de) 1974-10-10
DE2413401B2 DE2413401B2 (de) 1978-06-08
DE2413401C3 DE2413401C3 (de) 1984-10-18

Family

ID=4275013

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2413401A Expired DE2413401C3 (de) 1973-03-28 1974-03-20 Einrichtung zum Synchronisieren der Programmabschnitte dreier, nach demselben Programm parallel arbeitender Rechner

Country Status (7)

Country Link
US (1) US3921149A (de)
CH (1) CH556576A (de)
DE (1) DE2413401C3 (de)
FR (1) FR2223751B1 (de)
GB (1) GB1462690A (de)
NL (1) NL176022C (de)
SE (1) SE403323B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450573A (en) * 1990-08-14 1995-09-12 Siemens Aktiengesellschaft Device for monitoring the functioning of external synchronization modules in a multicomputer system

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2302652A1 (fr) * 1975-02-25 1976-09-24 Thomson Csf Dispositif d
US4021784A (en) * 1976-03-12 1977-05-03 Sperry Rand Corporation Clock synchronization system
JPS548350A (en) * 1977-06-20 1979-01-22 Mitsubishi Electric Corp Elevator controller
US4276594A (en) * 1978-01-27 1981-06-30 Gould Inc. Modicon Division Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same
US4525785A (en) * 1979-10-30 1985-06-25 Pitney Bowes Inc. Electronic postage meter having plural computing system
US4498187A (en) * 1979-10-30 1985-02-05 Pitney Bowes Inc. Electronic postage meter having plural computing systems
US4342083A (en) * 1980-02-05 1982-07-27 The Bendix Corporation Communication system for a multiple-computer system
US4392196A (en) * 1980-08-11 1983-07-05 Harris Corporation Multi-processor time alignment control system
US4375683A (en) * 1980-11-12 1983-03-01 August Systems Fault tolerant computational system and voter circuit
DE3208573C2 (de) * 1982-03-10 1985-06-27 Standard Elektrik Lorenz Ag, 7000 Stuttgart 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem
NL8203921A (nl) * 1982-10-11 1984-05-01 Philips Nv Multipel redundant kloksysteem, bevattende een aantal onderling synchroniserende klokken, en klokschakeling voor gebruik in zo een kloksysteem.
US4635186A (en) * 1983-06-20 1987-01-06 International Business Machines Corporation Detection and correction of multi-chip synchronization errors
AU3746585A (en) * 1983-12-12 1985-06-26 Parallel Computers Inc. Computer processor controller
US4589066A (en) * 1984-05-31 1986-05-13 General Electric Company Fault tolerant, frame synchronization for multiple processor systems
US4683570A (en) * 1985-09-03 1987-07-28 General Electric Company Self-checking digital fault detector for modular redundant real time clock
US4967347A (en) * 1986-04-03 1990-10-30 Bh-F (Triplex) Inc. Multiple-redundant fault detection system and related method for its use
AU616213B2 (en) * 1987-11-09 1991-10-24 Tandem Computers Incorporated Method and apparatus for synchronizing a plurality of processors
CA2003338A1 (en) * 1987-11-09 1990-06-09 Richard W. Cutts, Jr. Synchronization of fault-tolerant computer system having multiple processors
AU625293B2 (en) * 1988-12-09 1992-07-09 Tandem Computers Incorporated Synchronization of fault-tolerant computer system having multiple processors
US4965717A (en) * 1988-12-09 1990-10-23 Tandem Computers Incorporated Multiple processor system having shared memory with private-write capability
US5075840A (en) * 1989-01-13 1991-12-24 International Business Machines Corporation Tightly coupled multiprocessor instruction synchronization
US5295258A (en) * 1989-12-22 1994-03-15 Tandem Computers Incorporated Fault-tolerant computer system with online recovery and reintegration of redundant components
CA2032067A1 (en) * 1989-12-22 1991-06-23 Douglas E. Jewett Fault-tolerant computer system with online reintegration and shutdown/restart
US5203004A (en) * 1990-01-08 1993-04-13 Tandem Computers Incorporated Multi-board system having electronic keying and preventing power to improperly connected plug-in board with improperly configured diode connections
DE59102665D1 (de) * 1990-08-14 1994-09-29 Siemens Ag Einrichtung zur interruptverteilung in einem mehrrechnersystem.
US5339404A (en) * 1991-05-28 1994-08-16 International Business Machines Corporation Asynchronous TMR processing system
US5428769A (en) * 1992-03-31 1995-06-27 The Dow Chemical Company Process control interface system having triply redundant remote field units
US5379415A (en) * 1992-09-29 1995-01-03 Zitel Corporation Fault tolerant memory system
DE59302826D1 (de) * 1993-03-16 1996-07-11 Siemens Ag Synchronisationsverfahren für Automatisierungssysteme
US6748451B2 (en) 1998-05-26 2004-06-08 Dow Global Technologies Inc. Distributed computing environment using real-time scheduling logic and time deterministic architecture
DE19831720A1 (de) * 1998-07-15 2000-01-20 Alcatel Sa Verfahren zur Ermittlung einer einheitlichen globalen Sicht vom Systemzustand eines verteilten Rechnernetzwerks
US6363495B1 (en) 1999-01-19 2002-03-26 International Business Machines Corporation Method and apparatus for partition resolution in clustered computer systems
GB2399190B (en) * 2003-03-07 2005-11-16 * Zarlink Semiconductor Limited Parallel processing architecture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1269827B (de) * 1965-09-09 1968-06-06 Siemens Ag Verfahren und Zusatzeinrichtung zur Synchronisierung von parallel arbeitenden Datenverarbeitungsanlagen
DE2155159A1 (de) * 1970-11-20 1972-06-08 Ericsson Telefon Ab L M Anordnung zum Synchronisieren einer Anzahl zusammenarbeitender Rechner
US3681578A (en) * 1969-11-21 1972-08-01 Marconi Co Ltd Fault location and reconfiguration in redundant data processors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3593307A (en) * 1968-09-20 1971-07-13 Adaptronics Inc Redundant, self-checking, self-organizing control system
FR1587572A (de) * 1968-10-25 1970-03-20
GB1308497A (en) * 1970-09-25 1973-02-21 Marconi Co Ltd Data processing arrangements
US3810119A (en) * 1971-05-04 1974-05-07 Us Navy Processor synchronization scheme
BE790654A (fr) * 1971-10-28 1973-04-27 Siemens Ag Systeme de traitement avec des unites de systeme

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1269827B (de) * 1965-09-09 1968-06-06 Siemens Ag Verfahren und Zusatzeinrichtung zur Synchronisierung von parallel arbeitenden Datenverarbeitungsanlagen
US3681578A (en) * 1969-11-21 1972-08-01 Marconi Co Ltd Fault location and reconfiguration in redundant data processors
DE2155159A1 (de) * 1970-11-20 1972-06-08 Ericsson Telefon Ab L M Anordnung zum Synchronisieren einer Anzahl zusammenarbeitender Rechner

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Vol.15, No.4, Sept. 1972, S.1172 u. 1173 *
In Betracht gezogenes älteres Patent: DE-PS 21 48 207 *
R.K. Richards, Electronic Digital Systems, John Wiley & Sons Inc., New York, London, Sydney, 1966, S.599-601 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450573A (en) * 1990-08-14 1995-09-12 Siemens Aktiengesellschaft Device for monitoring the functioning of external synchronization modules in a multicomputer system

Also Published As

Publication number Publication date
DE2413401B2 (de) 1978-06-08
GB1462690A (en) 1977-01-26
DE2413401C3 (de) 1984-10-18
FR2223751A1 (de) 1974-10-25
NL7404236A (de) 1974-10-01
SE403323B (sv) 1978-08-07
NL176022B (nl) 1984-09-03
US3921149A (en) 1975-11-18
CH556576A (de) 1974-11-29
NL176022C (nl) 1985-02-01
FR2223751B1 (de) 1978-11-03

Similar Documents

Publication Publication Date Title
DE2413401A1 (de) Einrichtung zur synchronisierung dreier rechner
DE3490015C2 (de)
DE2709773C2 (de) Schaltung zur Beeinflussung von Taktpulsen in einem Rechenautomaten mit mehreren Rechenanlagen
DE3643384C2 (de) Schaltung zum Resynchronisieren von Impulssignalen, insbesondere für die Peripherie eines Mikroprozessors
DE2349377A1 (de) Schaltwerk zur durchfuehrung von datenverarbeitungsoperationen
DE2457553A1 (de) Asynchroner taktgeber
DE2915401A1 (de) Digitalrechnervorrichtung und verfahren zum pruefen ihrer funktion
DE2534141A1 (de) Computer-schnittstellensystem
CH626484A5 (de)
DE2157829C2 (de) Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern
DE1935944A1 (de) Operationssteuerung einer elektronischen Datenverarbeitungsanlage im Fehlerfalle
DE1224542B (de) Pruefschaltung
DE2729362C2 (de) Digitale Datenverarbeitungsanordnung, insbesondere für die Eisenbahnsicherungstechnik, mit in zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken
DE2228320A1 (de) Rundsteuerempfaenger
DE3903486A1 (de) Verfahren und schaltung zur wahl einer ersatzspalte
DE1293188B (de) Schaltungsanordnung zur UEbertragung von Pruefinformationen mit vorbestimmter Paritaet in Datenverarbeitungsanlagen
DE2530887C3 (de) Steuereinrichtung zum Informationsaustausch
DE2161994A1 (de) Fehlerfeststellungsschaltung bei einer Datenverarbeitungsanlage
DE2936801C2 (de) Steuereinrichtung zur Ausführung von Instruktionen
DE2725922C2 (de) Mehrrechnersystem zur Steuerung von trassengebundenen Verkehrsmitteln
DE2737133C2 (de) Schaltungsanordnung zum Verhindern von Doppelfehlern in einer Datenverarbeitungsanlage
DE2540785C2 (de) Schaltungsanordnung zur Steuerung des Informationsflusses in taktgesteuerten Einrichtungen, zum Beispiel Steuerwerken von Datenverarbeitungseinrichtungen
EP0062768B1 (de) Schaltungsanordnung zur Überwachung von Schaltwerken
DE2247540C3 (de) Schutzschaltung für Ringzähler
DE3804969C1 (de)

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: LAEDERACH, PETER, MUENSINGEN, CH KREIS, WERNER, DIPL.-ING. ETH, BERN, CH

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee