DE19603469A1 - Taktsignal-Modellierungsschaltung - Google Patents
Taktsignal-ModellierungsschaltungInfo
- Publication number
- DE19603469A1 DE19603469A1 DE19603469A DE19603469A DE19603469A1 DE 19603469 A1 DE19603469 A1 DE 19603469A1 DE 19603469 A DE19603469 A DE 19603469A DE 19603469 A DE19603469 A DE 19603469A DE 19603469 A1 DE19603469 A1 DE 19603469A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- delay
- clock signal
- unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Description
Die vorliegende Erfindung betrifft eine Taktsignal-Modellierungsschaltung
und besonders eine verbesserte Taktsignal-Modellierungsschaltung,
die in der Lage ist, ein
internes Taktsignal in einem externen Taktsignal schneller
zu erzeugen, ohne einen Phasenregelkreis (PLL) und einen
Verzögerungsregelkreis (DLL) zu verwenden.
Vor kurzem sind Speicherbausteine entwickelt worden,
die bei hoher Geschwindigkeit arbeiten. Damit jedoch eine
bestimmte Schaltung ein internes Taktsignal erzeugen kann,
ist es nötig, daß sie ein externes Taktsignal empfängt und
einen bestimmten Verzögerungsprozeß besitzt. Da der Verzö
gerungsprozeß in dieser Hinsicht seine Grenze hat, besteht
eine bestimmte Grenze bei Verringern der Taktzugriffszeit,
bis das externe Taktsignal empfangen wird und die in einem
Speicher gespeicherten Daten ausgegeben werden.
Deshalb wird im allgemeinen eine PLL oder DLL dazu
verwendet, die Taktzugriffszeit zu verringern, so daß die
Verzögerung zwischen dem externen Taktsignal und dem inter
nen Taktsignal verringert werden kann, und es ist möglich,
das interne Taktsignal schneller als das des externen Takt
signals zu erzeugen.
Ein Verfahren zum Verringern einer Taktzugriffszeit
unter Verwendung der PLL und der DLL erfordert jedoch Hun
derte von Taktzyklen und die PLL und DLL sollten auch in
einem Bereitschaftszustand betrieben werden, so daß ungün
stigerweise ein höherer Stromverbrauch erforderlich ist.
Obwohl zusätzlich die PLL oder die DLL abgeschaltet
wird, um den Stromverbrauch in einem Selbstauffrischungsbe
trieb, der nicht auf einen Baustein zugreift, zu verrin
gern, ist es, um wieder auf den Baustein zuzugreifen, er
forderlich, die Ausführung des Selbstauffrischungsbetriebs
zu beenden, und die PLL und die DLL sollten betrieben wer
den, so daß es schwierig ist, ein externes Taktsignal und
ein internes Taktsignal während Hunderten von Zyklen zu
koppeln.
Es ist folglich ein Ziel der vorliegenden Erfindung,
eine Taktsignal-Modellierungsschaltung bereitzustellen,
welche die bei einer herkömmlichen Taktsignal-Modellierungsschaltung
auftretenden Probleme überwindet.
Es ist ein weiteres Ziel der vorliegenden Erfindung,
eine verbesserte Taktsignal-Modellierungsschaltung bereit
zustellen, die in der Lage ist, ein internes Taktsignal in
einem externen Taktsignal schneller zu erzeugen, ohne einen
Phasenregelkreis und einen Verzögerungsregelkreis zu ver
wenden.
Um die obigen Ziele zu erreichen, wird eine Taktsignal-Modellierungsschaltung
bereitgestellt, die folgendes
beinhaltet: eine Verzögerungseinheit zum Empfangen eines
externen Taktsignals und zum Ausgeben eines Verzögerungs
taktsignals; eine Abtasteinheit zum Empfangen des Verzöge
rungstaktsignals und zum Abtasten gemäß einem externen
Taktsignal; eine Vergleichseinheit zum Empfangen der Ausga
be der Abtasteinheit und zum aufeinanderfolgenden Verglei
chen der Ausgabe; und eine Ausgabeeinheit zum Empfangen des
von der Verzögerungseinheit ausgegebenen Verzögerungstakt
signals und zum Ausgeben eines internen Taktsignals gemäß
einem Ausgangssignal der Vergleichseinheit und einem von
außen angelegten Schaltsignal.
Fig. 1 ist ein Schaltungsdiagramm einer Taktsignal-Modellierungsschaltung
einer ersten Ausführungsform gemäß
der vorliegenden Erfindung.
Fig. 2A bis 2H sind Diagramme, die einen Zeitablauf
jedes Elements von Fig. 1 gemäß der vorliegenden Erfindung
zeigen.
Fig. 3 ist ein Schaltungsdiagramm einer Taktsignal-Modellierungsschaltung
einer zweiten Ausführungsform gemäß
der vorliegenden Erfindung.
Fig. 4 ist ein Schaltungsdiagramm einer Taktsignal-Modellierungsschaltung
einer dritten Ausführungsform gemäß
der vorliegenden Erfindung.
Fig. 1 zeigt eine Taktsignal-Modellierungsschaltung
einer ersten Ausführungsform gemäß der vorliegenden Erfin
dung, die eine Verzögerungseinheit 10 zum Empfangen eines
externen Taktsignals CLK_IN und zum Ausgeben von Verzöge
rungstaktsignalen CLK_D1-CLK_DN, eine Abtasteinheit 20 zum
Empfangen der Verzögerungstaktsignale CLK_D1-CLK_DN und zum
Abtasten gemäß einem externen Taktsignal CLK_IN, eine Ver
gleichseinheit 30 zum Empfangen der Ausgabe der Abtastein
heit 20 und zum aufeinanderfolgenden Vergleichen, und eine
Ausgabeeinheit 40 zum Empfangen der Verzögerungstaktsignale
CLK_D1-CLK_DN und zum Ausgeben eines internen Taktsignals
gemäß einem Ausgangssignal der Vergleichseinheit 30 ent
hält.
Die Verzögerungseinheit 10 enthält eine Vielzahl von
Verzögerungsanschlüssen D1-Dn, von denen jeder aus zwei
Invertern I1 und I2 besteht, und die Abtastschaltung ent
hält Flipflops FF1-FFn, von denen jeder das von der Verzö
gerungseinheit ausgegebene Verzögerungstaktsignal empfängt
und gemäß einem externen Taktsignal CLK_IN abtastet und
einen invertierten Wert Qn ausgibt, wobei n gleich 1, 2, 3, . . .,
n ist.
Die Vergleichseinheit 30 enthält Vergleichseinheiten
C1-Cn, wobei jede Vergleichseinheit Cn einen Inverter 31
zum Empfangen einer Ausgabe Qn des Flipflops FFn und zum
Ausgeben eines invertierten Werts und ein NOR-Gatter 32 zur
NOR-Verknüpfung der Ausgabe des Inverters 31 und der Ausga
be des Flipflop FFn+1 enthält.
Die Ausgabeeinheit 40 enthält Ausgabe-Auswahleinheiten
OS0-OSn, von denen jede ein Durchlaßgatter 41 zum Empfangen
eines externen Taktsignals CLK_IN und zum Ausgeben gemäß
einem Schaltsignal SWS und ein parallel zum Durchlaßgatter
41 geschaltetes und durch eine Massespannung immer ange
schaltetes Durchlaßgatter 42 enthält. Zusätzlich enthält
jede Ausgabe-Auswahleinheit QSn das Durchlaßgatter 41 zum
Durchlassen eines gemäß einem von der Vergleichseinheit Cn
ausgegebenen Vergleichssignal CSn vom Verzögerungsanschluß
Dn ausgegebenen Verzögerungstaktsignals CLK_Dn und das par
allel zum Durchlaßgatter geschaltete Durchlaßgatter 42 wird
gemäß einem von der Vergleichseinheit Cn ausgegebenen Ver
gleichssignal CSn leitend.
Die Arbeitsweise der Taktsignal-Modellierungsschaltung
der ersten Ausführungsform gemäß der vorliegenden Erfindung
wird nun mit Bezug auf die beigefügten Zeichnungen erklärt.
Wenn ein externes Taktsignal CLK_IN eingegeben wird,
verzögert jeder der Verzögerungsanschlüsse D1-Dn das exter
ne Taktsignal CLK_IN und gibt die Verzögerungstaktsignale
CLK_D1-CLK_Dn an die Abtasteinheit 20 und die Ausgabeein
heit 40 aus.
Danach tasten die Flipflops FF1-FFn der Abtasteinheit
20 bei einer ansteigenden Flanke des externen Signals
CLK_IN die Verzögerungstaktsignale CLK_D1-CLK_Dn ab und
geben nicht invertierte Ausgangssignale Q1-Qn aus und die
Vergleichseinheiten C1-Cn der Vergleichseinheit 30 verglei
chen der Reihe nach die Ausgangssignale Q1-Qn und geben
Vergleichssignale CS1-CSn aus.
Deshalb gibt die Ausgabeeinheit 40 ein Taktsignal als
ein internes Taktsignal unter den von den Verzögerungsan
schlüssen D1-Dn ausgegebenen Verzögerungstaktsignalen
CLK_D1-CLK_Dn aus.
Das bedeutet, wenn wie in Fig. 2A gezeigt das externe
Taktsignal CLK_IN eingegeben wird, verzögern die Verzöge
rungsanschlüsse D1-Dn in Zusammenarbeit mit zwei Invertern
I1 und I2 das externe Taktsignal CLK_IN und geben wie in
Fig. 2B bis 2G gezeigt Verzögerungstaktsignale CLK_D1-
CLK_Dn aus.
Danach empfängt das Flipflop FF1 der Abtasteinheit 20
das Verzögerungstaktsignal CLK_D1 und tastet das Signal bei
einer ansteigenden Flanke des externen Taktsignals CLK_IN
ab und gibt ein Signal Q1 mit dem Pegel low aus, und das
Flipflop FF2 tastet das Verzögerungstaktsignal CLK_D2 ab
und gibt ein Signal Q2 mit dem Pegel low aus.
Zusätzlich tastet das Flipflop FF3 das Verzögerungs
taktsignal CLK_D3 bei einer ansteigenden Flanke des exter
nen Taktsignals CLK_IN ab und gibt ein Signal Q3 mit dem
Pegel high aus, und das Flipflop FF4 tastet das Verzöge
rungstaktsignal CLK_D4 ab und gibt ein Signal Q4 mit dem
Pegel high aus und das fünfte und sechste Flipflop FF5 und
FF6 geben jeweils nach dem oben erwähnten Verfahren Signale
Q5 und Q6 mit dem Pegel low an die Vergleichseinheit 30
aus.
Zusätzlich wird der Betrieb der Flipflops FF7-FFn nach
dem oben erläuterten Verfahren durchgeführt.
Danach wird das vom Flipflop FF1 ausgegebene Signal Q1
mit dem Pegel low durch einen Inverter 31 der Vergleichs
einheit C1 invertiert und das NAND-Gatter 32 NAND-verknüpft
das invertierte Signal und das vom Flipflop FF2 ausgegebene
Signal Q2 mit dem Pegel low und gibt ein Vergleichssignal
CS1 mit dem Pegel low aus.
Zusätzlich verknüpft die Vergleichseinheit C2 ein vom
Flipflop FF2 ausgegebenes Signal Q2 mit dem Pegel low und
ein vom Flipflop FF3 ausgegebenes Signal Q3 mit dem Pegel
high logisch und gibt ein Vergleichssignal CS2 mit dem Pe
gel low aus und die Vergleichseinheit C3 verknüpft ein vom
Flipflop FF3 ausgegebenes Signal Q3 mit dem Pegel high und
ein vom Flipflop FF4 ausgegebenes Signal Q4 mit dem Pegel
high logisch und gibt ein Vergleichssignal CS3 mit dem Pe
gel low aus und die Vergleichseinheit C4 verknüpft ein vom
Flipflop FF4 ausgegebenes Signal Q4 mit dem Pegel high und
ein vom Flipflop FF5 ausgegebenes Signal Q5 mit dem Pegel
low logisch und gibt ein Vergleichssignal CS4 mit dem Pegel
high aus und die übrigen Vergleichseinheiten C5-Cn arbeiten
nach dem oben erwähnten Verfahren.
Zu diesem Zeitpunkt wird das Durchlaßgatter 41 der
Ausgabe-Auswahleinheiten OS1-OS3 gemäß den von den Ver
gleichseinheiten C1-C3 ausgegebenen Vergleichssignalen CS1-CS3
mit dem Pegel low abgeschaltet und das Durchlaßgatter
42 wird angeschaltet und das Durchlaßgatter 42 der Ausgabe-Auswahleinheit
OS4 wird gemäß einem von der Vergleichsein
heit C4 ausgegebenen Vergleichssignal CS4 mit dem Pegel
high abgeschaltet und das Durchlaßgatter 41 wird abgeschal
tet.
Da deshalb das vom Verzögerungsanschluß D4 der Verzö
gerungseinheit 10 ausgegebene Verzögerungstaktsignal CLK_D4
durch das Durchlaßgatter 41 an den Ausgangsanschluß CLK_OUT
ausgegeben wird, kann wie in Fig. 2H gezeigt ein internes
Taktsignal erhalten werden, das etwas schneller als das des
externen Taktsignals CLK_IN ist.
Wenn das externe Taktsignal CLK_IN zusätzlich als ein
internes Taktsignal verwendet wird, wird in die Ausgabe-Auswahleinheit
OS0 ein Schaltsignal SWS mit dem Pegel high
eingegeben, und das Durchlaßgatter 41 wird angeschaltet und
ein externes Taktsignal CLK_IN wird an den Ausgabeanschluß
CLK_QUT ausgegeben und wenn ein Taktsignal der von den Ver
zögerungsanschlüssen D1-D3 ausgegebenen Verzögerungstaktsi
gnale CLK_D1-CLK_D3 als ein internes Taktsignal verwendet
wird, wird das eingegebene externe Taktsignal CLK_IN vari
iert und die von den Vergleichseinheiten C1-Cn ausgegebenen
Vergleichssignale CS1-CS3 werden eingestellt und die Verzö
gerungstaktsignale CLK_D1-CLK_D3 werden selektiv ausgege
ben.
Fig. 3 zeigt eine Taktsignal-Modellierungsschaltung
einer zweiten Ausführungsform gemäß der vorliegenden Erfin
dung, die eine Verzögerungseinheit 50 zum Verzögern eines
externen Taktsignals CLK_IN um eine vorbestimmte Zeit und
zum Ausgeben verzögerter Taktsignale CLK_D1-CLK_Dn, eine
Abtasteinheit 60 zum Empfangen der Verzögerungstaktsignale
CLK_D1-CLK_Dn und zum Abtasten gemäß einem externen Taktsi
gnal CLK_IN, eine Vergleichseinheit 70 zum Empfangen und
Vergleichen von Ausgaben Q1-Qn der Abtasteinheit 60 und zum
Ausgeben von Vergleichssignalen CS1-CSn und eine Ausgabe
einheit 80 zum Empfangen der von der Verzögerungseinheit 50
ausgegebenen Verzögerungstaktsignale CLK_D1-CLK_Dn und zum
Ausgeben von Vergleichssignalen CS1-CSn der Verzögerungs
einheit 70 und eines internen Taktsignals gemäß einem ex
ternen Schaltsignal SWS enthält.
Die Verzögerungseinheit 50 enthält eine Vielzahl von
Verzögerungsanschlüssen Dn, von denen jeder aus einem In
verter I1 besteht, und die Abtasteinheit 60 enthält eine
Vielzahl von Flipflops FF1-FFn, von denen jedes ein von der
Verzögerungseinheit Dn ausgegebenes Verzögerungstaktsignal
CLK_Dn empfängt, bei einer ansteigenden Flanke das externe
Taktsignal CLK_IN abtastet, ein ungeradzahliges Flipflop
FF2n-1 invertiert und ein geradzahliges Flipflop FF2n nicht
invertiert.
Der Aufbau der Vergleichseinheit 70 ist zusätzlich
derselbe wie bei der in Fig. 1 gezeigten Vergleichseinheit
30. Die Ausgabeeinheit 80 enthält Ausgabe-Auswahleinheiten
OS0-QSn. Die Ausgabe-Auswahleinheit OS0 enthält einen Puf
fer 81 zum Puffern eines externen Taktsignals CLK_IN, einen
mit einem Ausgabe-Freigabeanschluß und einer Massespannung
Vss verbundenen Schalter SW1 zum Umschalten gemäß einem
externen Steuersignal und einen mit einem Ausgabe-Freigabeanschluß
des Puffers 81 und dem Ausgangsanschluß der Ver
gleichseinheit C1 verbundenen Schalter SW2 zum Umschalten
gemäß einem externen Steuersignal.
Zusätzlich enthalten die Ausgabe-Auswahleinheiten OS1-OSn
einen Inverter 82 zum Invertieren der Ausgabe des Ver
zögerungsanschlusses D2n-1 und einen mit dem Ausgabe-Freigabeanschluß
des Inverters 82 und dem Ausgabeanschluß der
Vergleichseinheit C2n-1 verbundenen Schalter SW1, wobei die
Ausgabe-Auswahleinheit OS2n-1 einen mit dem Ausgabe-Freigabeanschluß
des Inverters 82 und dem Ausgangsanschluß der
Vergleichseinheit C2n verbundenen Schalter SW2 zum Ausgeben
eines Vergleichssignals CS2n gemäß einem Schaltsignal SWS,
einen Puffer 81 zum Puffern der Ausgabe der Verzögerungs
einheit D2n, einen mit dem Ausgabe-Freigabeanschluß des
Puffers 81 und dem Ausgabeanschluß der Vergleichseinheit
C2n verbundenen Schalter SW1 zum Ausgeben eines Vergleichs
signals CS2n gemäß einem Schaltsignal SWS besitzt und eine
Ausgabe-Auswahleinheit OS2n einen mit dem Ausgabe-Freigabeanschluß
des Puffers 81 und dem Ausgabeanschluß der Ver
gleichseinheit C2n+1 gemäß einem Umschaltsignal SWS verbun
denen Schalter SW2 besitzt.
Die Arbeitsweise der Taktsignal-Modellierungsschaltung
der zweiten Ausführungsform gemäß der vorliegenden Erfin
dung wird nun mit Bezug auf die beigefügten Zeichnungen
erläutert.
Wenn ein externes Taktsignal CLK_IN eingegeben wird,
verzögern die Verzögerungsanschlüsse D1-Dn der Verzöge
rungseinheit 50 das externe Taktsignal CLK_IN und geben das
Verzögerungstaktsignal /CLK_D2n+1 und das Verzögerungstakt
signal CLK_D2n an die Abtasteinheit 60 und die Ausgabeein
heit 80 aus.
Danach empfangen die Flipflops FF1-FFn der Abtastein
heit 60 das Verzögerungstaktsignal /CLK_D2n-1 und das Ver
zögerungstaktsignal CLK_D2n und tasten bei einer ansteigen
den Flanke des externen Taktsignals CLK_IN ab und geben das
Ausgangssignal /Q2n-1 und das Ausgangssignal Q2n an den
invertierten Anschluß /Q und an den nicht invertierten An
schluß Q aus und die Vergleichseinheiten C1-Cn der Ver
gleichseinheit 70 vergleichen der Reihe nach das Ausgangs
signal /Q2n-1 und das Ausgangssignal Q2n.
Deshalb empfangen die Ausgabe-Auswahleinheiten OS1-OSn
der Ausgabeeinheit 80 das von den Verzögerungsanschlüssen
D1-Dn ausgegebene Verzögerungstaktsignal /CLK_D2n-1 und das
Verzögerungstaktsignal CLK_D2n und geben gemäß einem von
den Schaltern SW1 und SW2 ausgegebenen Vergleichssignal
CS2n-1 und einem Vergleichssignal CS2n ein Taktsignal als
ein internes Taktsignal aus.
Das bedeutet, wenn von der Vergleichseinheit C2 ein
Vergleichssignal CS2 mit dem Pegel high ausgegeben wird und
wenn der Schalter SW1 der Ausgabe-Auswahleinheit OS2 gemäß
einem Schaltsignal SWS ausgewählt ist, wird die Ausgabe des
Puffers 81 freigegeben und das vom Verzögerungsanschluß D2
ausgegebene Verzögerungstaktsignal CLK_D2 wird durch den
Schalter SW2 der Ausgabe-Auswahleinheit OS1 ausgewählt und
die Ausgabe des Puffers 82 wird gemäß einem Vergleichs
signal C2 mit dem Pegel high freigegeben und das vom Verzö
gerungsanschluß D1 ausgegebene Verzögerungstaktsignal
/CLK_D1 wird durch den Inverter 82 invertiert und an den
Ausgabeanschluß CLK_OUT ausgegeben.
Falls zusätzlich das externe Taktsignal CLK_IN direkt
an das interne Taktsignal ausgegeben wird, wird, wenn von
der Vergleichseinheit C1 ein Vergleichssignal CS1 mit dem
Pegel high ausgegeben wird, der Schalter SW2 der Ausgabe-Auswahleinheit
OS0 auf das Schaltsignal SWS hin angeschal
tet und der Ausgang des Puffers BUF wird freigegeben und
das externe Taktsignal CLK_IN wird durch den Puffer BUF an
den Ausgabeanschluß CLK_OUT ausgegeben.
Wenn deshalb in der zweiten Ausführungsform der vor
liegenden Erfindung von den Vergleichseinheiten C1-Cn der
Vergleichseinheit 70 Vergleichssignale CS1-CSn mit dem Pe
gel high ausgegeben werden, werden die Schalter SW1 und SW2
der Ausgabe-Auswahleinheiten OS1-OSn gesteuert und die Ver
zögerungstaktsignale CLK_D1-CLK_Dn langsamer oder schneller
ausgegeben als das des externen Taktsignals CLK_IN ausgege
ben werden kann.
Fig. 4 zeigt eine Taktsignal-Modellierungsschaltung
einer dritten Ausführungsform gemäß der vorliegenden Erfin
dung. Hier ist die Verzögerungseinheit 50 der zweiten Aus
führungsform durch eine Verzögerungseinheit 90 ersetzt, die
in der Lage ist, einen Betrieb eines bestimmten Verzöge
rungsanschlusses anzuhalten.
Wie darin gezeigt, wird die Verzögerungseinheit 90
bereitgestellt, die einen aus einem NAND-Gatter bestehenden
Verzögerungsanschluß D2n-1, einen Verzögerungsanschluß D2n
mit einer Vielzahl von Verzögerungsanschlüssen D1-Dn, von
denen jeder aus einem NOR-Gatter besteht, enthält. Die Ver
zögerungsanschlüsse D1 und D3 der Verzögerungsanschlüsse
D1-D4 empfangen durch eines von deren Enden eine Spannung
Vcc und die Verzögerungsanschlüsse D2 und D4 empfangen über
eines von deren Enden eine Massespannung Vss und die unge
radzahligen Verzögerungsanschlüsse der Verzögerungsan
schlüsse D5-Dn sind mit dem Inverter 93 verbunden, der das
Vergleichssignal CS2n-1 der Vergleichseinheit 30 invertiert
und die geradzahligen Verzögerungsanschlüsse empfangen über
deren eines Ende das Vergleichssignal CS2n der Vergleichs
einheit.
Die Arbeitsweise der dritten Ausführungsform gemäß der
vorliegenden Erfindung wird nun mit Bezug auf die beigefüg
ten Zeichnungen erläutert.
Wenn ein externes Taktsignal CLK_IN eingegeben wird,
verzögern die Verzögerungsanschlüsse der Verzögerungsein
heit 90 ein externes Taktsignal CLK_IN durch das NAND-Gatter
91 und das NOR-Gatter 92 und geben jeweils die Verzöge
rungstaktsignale /CLK_D2n-1, CLK_D2n, . . . an die Abtast
einheit 60 und die Ausgabeeinheit 80 aus.
Danach empfangen die Flipflops FF1-FFn der Abtastein
heit 60 die Verzögerungstaktsignale /CLK_D2n-1, CLK_D2n,
. . . und tasten bei einer ansteigenden Flanke des externen
Taktsignal CLK_IN ab und geben die Ausgangssignale /Q2n-1
und Q2n aus und die Vergleichseinheiten C1-Cn der Ver
gleichseinheit 70 vergleichen der Reihe nach das Ausgangs
signal /Q2n-1 und das Ausgangssignal Q2n und geben jeweils
die Vergleichssignale CS1-CSn an die Ausgabeeinheit 80 und
die Verzögerungsanschlüsse D5-Dn aus.
Deshalb empfängt die Ausgabeeinheit 80 die Verzöge
rungstaktsignale /CLK_D2n-1, CLK_D2n, . . . und gibt gemäß
Vergleichssignalen CS1-CSn und einem Schaltsignal SWS der
Vergleichseinheit 30 ein Taktsignal als ein internes Takt
signal aus und die Verzögerungsanschlüsse D5-Dn der Ver
gleichseinheit 90 geben gemäß den von der Vergleichseinheit
70 ausgegebenen Vergleichssignalen CS1-CSn ein Signal mit
dem Pegel high oder low aus.
Das bedeutet, wenn von der Vergleichseinheit C1 ein
Vergleichssignal CS1 mit dem Pegel high ausgegeben wird,
wird der Schalter SW2 der Ausgabe-Auswahleinheit OS0 oder
der Schalter SW1 der Ausgabe-Auswahleinheit OS1 gemäß einem
Schaltsignal SWS angeschaltet und ein vom externen Taktsi
gnal CLK_IN oder vom Verzögerungsanschluß D1 ausgegebenes
Verzögerungstaktsignal CLK_D1 wird als ein internes Taktsi
gnal ausgegeben und das von der Vergleichseinheit C1 ausge
gebene Vergleichssignal CS1 mit dem Pegel high wird in die
Verzögerungseinheit D5 eingegeben und durch den Inverter 93
invertiert und in einen Anschluß des NAND-Gatters eingege
ben und der Ausgang des NAND-Gatters 91 wird auf dem Pegel
high festgehalten.
Zu diesem Zeitpunkt wirken die Ausgänge der Verzöge
rungsanschlüsse D2-D4 gemäß Vergleichssignalen CS2-CS4 und
einem Schaltsignal SWS und die Verzögerungsanschlüsse D5-Dn
werden gemäß den Vergleichssignalen CS2-CS5 auf dem Pegel
high oder dem Pegel low festgehalten, so daß es möglich
ist, beim Aktivieren der Verzögerungsanschlüsse D5-Dn wäh
rend eines aktiven Betriebs den Verbrauch an elektrischer
Leistung zu verringern.
Wie oben beschrieben, ist die Taktsignal-Modellierungsschaltung
der vorliegenden Erfindung darauf gerichtet,
ein internes Taktsignal, das soviel wie ein bestimmter Ver
zögerungsanschluß schneller oder langsamer ausgegeben wird
als ein externes Taktsignal, durch Verzögern und Abtasten
des externen Taktsignals, aufeinanderfolgendes Vergleichen
des abgetasteten Signals und Steuern der Ausgabe des Ver
gleichssignals, auszugeben, so daß es möglich ist, den Ver
brauch an elektrischer Leistung während eines aktiven Be
triebs durch Festhalten des Verzögerungsanschlusses nach
einem ausgewählten Verzögerungsanschluß auf einem Pegel
high oder einem Pegel low zu verringern.
Obwohl die bevorzugten Ausführungsformen der vorlie
genden Erfindung zum Zweck der Darstellung beschrieben wur
den, werden Fachleute erkennen, daß verschiedene Modifika
tionen, Zusätze und Ersetzungen möglich sind, ohne vom Be
reich und vom Geist der Erfindung abzuweichen, wie sie in
den beigefügten Patentansprüchen beschrieben ist.
Claims (9)
1. Eine Taktsignal-Modellierungsschaltung, die fol
gendes umfaßt:
eine Verzögerungseinheit 10 zum Empfangen eines exter nen Taktsignals und zum Ausgeben eines Verzögerungstaktsi gnals;
eine Abtasteinheit 20 zum Empfangen des Verzögerungs taktsignals und zum Abtasten gemäß einem externen Taktsi gnal;
eine Vergleichseinheit 30 zum Empfangen der Ausgabe der Abtasteinheit 20 und zum aufeinanderfolgenden Verglei chen der Ausgabe; und
eine Ausgabeeinheit 40 zum Empfangen des von der Ver zögerungseinheit 10 ausgegebenen Verzögerungstaktsignals und zum Ausgeben eines internen Taktsignals gemäß einem Ausgangssignal der Vergleichseinheit 30 und einem von außen angelegten Schaltsignal.
eine Verzögerungseinheit 10 zum Empfangen eines exter nen Taktsignals und zum Ausgeben eines Verzögerungstaktsi gnals;
eine Abtasteinheit 20 zum Empfangen des Verzögerungs taktsignals und zum Abtasten gemäß einem externen Taktsi gnal;
eine Vergleichseinheit 30 zum Empfangen der Ausgabe der Abtasteinheit 20 und zum aufeinanderfolgenden Verglei chen der Ausgabe; und
eine Ausgabeeinheit 40 zum Empfangen des von der Ver zögerungseinheit 10 ausgegebenen Verzögerungstaktsignals und zum Ausgeben eines internen Taktsignals gemäß einem Ausgangssignal der Vergleichseinheit 30 und einem von außen angelegten Schaltsignal.
2. Die Schaltung von Anspruch 1, bei der die Verzö
gerungseinheit eine Vielzahl von Verzögerungsanschlüssen
enthält, von denen jeder aus einem Inverter der ersten Stu
fe und einem Inverter der zweiten Stufe besteht.
3. Die Schaltung von Anspruch 1, bei der die Verzö
gerungseinheit eine Vielzahl von Verzögerungsanschlüssen
enthält, von denen jeder ungeradzahlige Verzögerungsan
schluß ein NAND-Gatter enthält und jeder geradzahlige Ver
zögerungsanschluß ein NOR-Gatter enthält.
4. Die Schaltung von Anspruch 3, bei der die Verzö
gerungsanschlüsse erste und dritte Verzögerungsanschlüsse,
von denen jeder von einem von deren Enden elektrische Lei
stung empfängt, zweite und vierte Verzögerungsanschlüsse,
von denen jeder mit einem von deren Enden verbundene Masse
spannung empfängt, und fünfte bis "n"-te Verzögerungsan
schlüsse enthält, von denen jeder ungeradzahlige Verzöge
rungsanschluß mit einem Inverter zum Invertieren eines un
geradzahligen Vergleichssignals der Vergleichseinheit ver
bunden ist und ein geradzahliger Verzögerungsanschluß ein
geradzahliges Vergleichssignal der Vergleichseinheit emp
fängt.
5. Die Schaltung von Anspruch 4, bei der die Verzö
gerungsanschlüsse gemäß einem Vergleichssignal der Ver
gleichseinheit auf einem Pegel high oder einem Pegel low
festgehalten werden.
6. Die Schaltung von Anspruch 1, bei der die Ver
gleichseinheit einen Inverter zum Invertieren der Ausgabe
eines Flipflop und ein NOR-Gatter zum NOR-Verknüpfen der
Ausgabe des Flipflop enthält.
7. Die Schaltung von Anspruch l, bei der die Ausgabe-Auswahlschaltung
eine Ausgabe-Auswahleinheit zum direk
ten Ausgeben eines externen Taktsignals und eine Vielzahl
von Auswahleinheiten zum Ausgeben eines Verzögerungstaktsi
gnals enthält.
8. Die Schaltung von Anspruch 7, bei der die Ausgabe-Auswahleinheit
folgendes enthält:
ein erstes Durchlaßgatter zum Empfangen eines externen Taktsignals oder eines von der Verzögerungseinheit ausgege benen Verzögerungstaktsignals und zum Durchlassen gemäß einem von der Vergleichseinheit ausgegebenen Vergleichs signal; und
ein parallel zum ersten Durchlaßgatter geschaltetes zweites Durchlaßgatter, das gemäß einem von der Vergleichs einheit ausgegebenen Vergleichssignal leitend wird.
ein erstes Durchlaßgatter zum Empfangen eines externen Taktsignals oder eines von der Verzögerungseinheit ausgege benen Verzögerungstaktsignals und zum Durchlassen gemäß einem von der Vergleichseinheit ausgegebenen Vergleichs signal; und
ein parallel zum ersten Durchlaßgatter geschaltetes zweites Durchlaßgatter, das gemäß einem von der Vergleichs einheit ausgegebenen Vergleichssignal leitend wird.
9. Die Schaltung von Anspruch 7, bei der die Ausgabe-Auswahleinheit
folgendes enthält:
einen Puffer zum Puffern eines externen Taktsignals; einen mit einem Ausgabe-Freigabeanschluß des Puffers und einem Massespannungsanschluß verbundenen und gemäß ei nem Schaltsignal gesteuerten ersten Schalter; und
einen mit dem Ausgabe-Freigabeanschluß des Puffers und dem Ausgangsanschluß der Vergleichseinheit verbundenen zweiten Schalter,
wobei eine erste Ausgabeeinheit und ein "n"-ter Ausga beanschluß folgendes enthält:
eine 2n-te Ausgabe-Auswahleinheit mit einem Inverter zum Puffern des Verzögerungstaktsignals, einem mit dem Ausgabe-Freigabeanschluß des Inverters verbundenen und gemäß einem Schaltsignal gesteuerten ersten Schalter und einem mit dem Ausgabe-Freigabeanschluß des Inverters und dem Aus gabeanschluß der Vergleichseinheit verbundenen zweiten Schalter; und
eine 2n-te Ausgabe-Auswahleinheit mit einem Puffer zum Puffern des Verzögerungstaktsignals, einem mit dem Ausgabe-Freigabeanschluß des Puffers verbundenen und gemäß einem Schaltsignal gesteuerten ersten Schalter und einem mit dem Ausgabe-Freigabeanschluß des Puffers und dem Ausgabean schluß der Vergleichseinheit verbundenen zweiten Schalter.
einen Puffer zum Puffern eines externen Taktsignals; einen mit einem Ausgabe-Freigabeanschluß des Puffers und einem Massespannungsanschluß verbundenen und gemäß ei nem Schaltsignal gesteuerten ersten Schalter; und
einen mit dem Ausgabe-Freigabeanschluß des Puffers und dem Ausgangsanschluß der Vergleichseinheit verbundenen zweiten Schalter,
wobei eine erste Ausgabeeinheit und ein "n"-ter Ausga beanschluß folgendes enthält:
eine 2n-te Ausgabe-Auswahleinheit mit einem Inverter zum Puffern des Verzögerungstaktsignals, einem mit dem Ausgabe-Freigabeanschluß des Inverters verbundenen und gemäß einem Schaltsignal gesteuerten ersten Schalter und einem mit dem Ausgabe-Freigabeanschluß des Inverters und dem Aus gabeanschluß der Vergleichseinheit verbundenen zweiten Schalter; und
eine 2n-te Ausgabe-Auswahleinheit mit einem Puffer zum Puffern des Verzögerungstaktsignals, einem mit dem Ausgabe-Freigabeanschluß des Puffers verbundenen und gemäß einem Schaltsignal gesteuerten ersten Schalter und einem mit dem Ausgabe-Freigabeanschluß des Puffers und dem Ausgabean schluß der Vergleichseinheit verbundenen zweiten Schalter.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950051427A KR0179779B1 (ko) | 1995-12-18 | 1995-12-18 | 클럭신호 모델링 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19603469A1 true DE19603469A1 (de) | 1997-06-19 |
DE19603469C2 DE19603469C2 (de) | 1998-10-22 |
Family
ID=19441031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19603469A Expired - Lifetime DE19603469C2 (de) | 1995-12-18 | 1996-01-31 | Taktsignal-Modellierungsschaltung |
Country Status (4)
Country | Link |
---|---|
US (2) | US5708382A (de) |
JP (1) | JP3288916B2 (de) |
KR (1) | KR0179779B1 (de) |
DE (1) | DE19603469C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19922805C2 (de) * | 1998-05-18 | 2002-01-17 | Nat Semiconductor Corp | Taktsignalsynthetisierer |
DE102005007652A1 (de) * | 2005-02-19 | 2006-08-24 | Infineon Technologies Ag | DLL-Schaltung zum Bereitstellen eines Ausgangssignals mit einer gewünschten Phasenverschiebung |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5945861A (en) * | 1995-12-18 | 1999-08-31 | Lg Semicon., Co. Ltd. | Clock signal modeling circuit with negative delay |
KR100197563B1 (ko) * | 1995-12-27 | 1999-06-15 | 윤종용 | 동기 지연라인을 이용한 디지탈 지연 동기루프 회로 |
KR100224690B1 (ko) * | 1997-02-05 | 1999-10-15 | 윤종용 | 위상동기 지연회로 |
US5920222A (en) * | 1997-04-22 | 1999-07-06 | International Business Machines Corporation | Tunable pulse generator based on a wave pipeline |
JPH10313237A (ja) * | 1997-05-09 | 1998-11-24 | Nec Corp | 遅延回路装置 |
JP3319340B2 (ja) * | 1997-05-30 | 2002-08-26 | 日本電気株式会社 | 半導体回路装置 |
US6154079A (en) * | 1997-06-12 | 2000-11-28 | Lg Semicon Co., Ltd. | Negative delay circuit operable in wide band frequency |
JP3333429B2 (ja) * | 1997-06-30 | 2002-10-15 | 株式会社東芝 | 半導体集積回路 |
KR100260556B1 (ko) * | 1997-08-22 | 2000-07-01 | 윤종용 | 내부 클럭 발생회로 |
US6628157B1 (en) * | 1997-12-12 | 2003-09-30 | Intel Corporation | Variable delay element for use in delay tuning of integrated circuits |
US6104228A (en) * | 1997-12-23 | 2000-08-15 | Lucent Technologies Inc. | Phase aligner system and method |
JP3769940B2 (ja) * | 1998-08-06 | 2006-04-26 | 株式会社日立製作所 | 半導体装置 |
TW439361B (en) * | 1998-12-17 | 2001-06-07 | Rohm Co Ltd | Delay time control circuit |
JP3825573B2 (ja) * | 1999-02-17 | 2006-09-27 | 株式会社東芝 | 同期回路とその遅延回路 |
JP4531892B2 (ja) * | 1999-10-29 | 2010-08-25 | 富士通セミコンダクター株式会社 | 半導体集積回路、半導体集積回路の制御方法、および可変遅延回路 |
US6441666B1 (en) * | 2000-07-20 | 2002-08-27 | Silicon Graphics, Inc. | System and method for generating clock signals |
US6704882B2 (en) | 2001-01-22 | 2004-03-09 | Mayo Foundation For Medical Education And Research | Data bit-to-clock alignment circuit with first bit capture capability |
JP2003023343A (ja) * | 2001-07-10 | 2003-01-24 | Mitsubishi Electric Corp | 遅延信号生成回路 |
US6850107B2 (en) | 2001-08-29 | 2005-02-01 | Micron Technology, Inc. | Variable delay circuit and method, and delay locked loop, memory device and computer system using same |
US20030052719A1 (en) * | 2001-09-20 | 2003-03-20 | Na Kwang Jin | Digital delay line and delay locked loop using the digital delay line |
US7120215B2 (en) * | 2001-12-12 | 2006-10-10 | Via Technologies, Inc. | Apparatus and method for on-chip jitter measurement |
DE10241982B4 (de) | 2002-09-11 | 2004-10-07 | Infineon Technologies Ag | Digitale Signal-Verzögerungs-Einrichtung |
US6980041B2 (en) * | 2002-10-04 | 2005-12-27 | Hewlett-Packard Development Company, L.P. | Non-iterative introduction of phase delay into signal without feedback |
US6774691B2 (en) * | 2003-01-07 | 2004-08-10 | Infineon Technologies Ag | High resolution interleaved delay chain |
DE10308324A1 (de) * | 2003-02-26 | 2004-09-16 | Infineon Technologies Ag | Integrierte Halbleiteranordnung mit einem Takgenerator und Verfahren zum Überwachen eines Taktsignals |
US6937075B2 (en) * | 2003-05-29 | 2005-08-30 | Intel Corporation | Method and apparatus for reducing lock time in dual charge-pump phase-locked loops |
US7233185B2 (en) * | 2003-10-10 | 2007-06-19 | Atmel Corporation | Vernier circuit for fine control of sample time |
JP2005157883A (ja) * | 2003-11-27 | 2005-06-16 | Oki Electric Ind Co Ltd | リセット回路 |
JP2005269147A (ja) * | 2004-03-18 | 2005-09-29 | Sanyo Electric Co Ltd | 遅延回路 |
US7319345B2 (en) * | 2004-05-18 | 2008-01-15 | Rambus Inc. | Wide-range multi-phase clock generator |
US7276946B2 (en) * | 2004-07-16 | 2007-10-02 | Micron Technology, Inc. | Measure-controlled delay circuits with reduced phase error |
US7583115B2 (en) | 2004-08-26 | 2009-09-01 | Micron Technology, Inc. | Delay line off-state control with power reduction |
TWI358694B (en) * | 2006-09-12 | 2012-02-21 | Himax Semiconductor Inc | Operating frequency generating method and circuit |
US7973549B2 (en) * | 2007-06-12 | 2011-07-05 | International Business Machines Corporation | Method and apparatus for calibrating internal pulses in an integrated circuit |
US8692602B2 (en) * | 2012-07-30 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of digital control delay line |
US9479151B2 (en) | 2013-10-04 | 2016-10-25 | Micron Technology, Inc. | Apparatuses and methods for controlling delay circuits during an idle state to reduce degradation of an electrical characteristic |
US10505553B1 (en) * | 2018-11-29 | 2019-12-10 | International Business Machines Corporation | Detecting the health of a phase loop lock |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3942037A (en) * | 1974-09-06 | 1976-03-02 | Motorola, Inc. | MOS edge sensing circuit |
US4618787A (en) * | 1983-12-09 | 1986-10-21 | At&T Teletype Corporation | Adjustable time delay circuit |
US5245231A (en) * | 1991-12-30 | 1993-09-14 | Dell Usa, L.P. | Integrated delay line |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3248657A (en) * | 1963-10-18 | 1966-04-26 | Rca Corp | Pulse generator employing serially connected delay lines |
GB1187489A (en) * | 1967-10-25 | 1970-04-08 | Standard Telephones Cables Ltd | Variable Digital Delay Circuit |
US3624519A (en) * | 1969-11-10 | 1971-11-30 | Westinghouse Electric Corp | Tapped delay line timing circuit |
US3619669A (en) * | 1970-05-20 | 1971-11-09 | Us Navy | Pulsed digital delay |
US4443766A (en) * | 1976-06-15 | 1984-04-17 | The United States Of America As Represented By The Secretary Of The Air Force | Precision digital sampler |
JPS60204121A (ja) * | 1984-03-29 | 1985-10-15 | Fujitsu Ltd | 位相同期回路 |
JPS60219675A (ja) * | 1984-04-13 | 1985-11-02 | Sony Corp | 時間軸変換回路 |
US4675612A (en) * | 1985-06-21 | 1987-06-23 | Advanced Micro Devices, Inc. | Apparatus for synchronization of a first signal with a second signal |
JPS6331212A (ja) * | 1986-07-24 | 1988-02-09 | Nec Corp | 位相同期回路 |
JPH04331507A (ja) * | 1991-05-07 | 1992-11-19 | Nec Eng Ltd | 遅延回路 |
US5465076A (en) * | 1991-10-04 | 1995-11-07 | Nippondenso Co., Ltd. | Programmable delay line programmable delay circuit and digital controlled oscillator |
US5451894A (en) * | 1993-02-24 | 1995-09-19 | Advanced Micro Devices, Inc. | Digital full range rotating phase shifter |
US5537069A (en) * | 1995-03-30 | 1996-07-16 | Intel Corporation | Apparatus and method for selecting a tap range in a digital delay line |
-
1995
- 1995-12-18 KR KR1019950051427A patent/KR0179779B1/ko not_active IP Right Cessation
-
1996
- 1996-01-19 US US08/587,745 patent/US5708382A/en not_active Expired - Lifetime
- 1996-01-25 JP JP01092496A patent/JP3288916B2/ja not_active Expired - Lifetime
- 1996-01-31 DE DE19603469A patent/DE19603469C2/de not_active Expired - Lifetime
-
1997
- 1997-09-11 US US08/927,812 patent/US5909133A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3942037A (en) * | 1974-09-06 | 1976-03-02 | Motorola, Inc. | MOS edge sensing circuit |
US4618787A (en) * | 1983-12-09 | 1986-10-21 | At&T Teletype Corporation | Adjustable time delay circuit |
US5245231A (en) * | 1991-12-30 | 1993-09-14 | Dell Usa, L.P. | Integrated delay line |
Non-Patent Citations (1)
Title |
---|
JP 6-177723 A In: Pat. Abstr. of Japan, Sect. E, Vol. 18, No. 509 1994(E1610) * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19922805C2 (de) * | 1998-05-18 | 2002-01-17 | Nat Semiconductor Corp | Taktsignalsynthetisierer |
DE102005007652A1 (de) * | 2005-02-19 | 2006-08-24 | Infineon Technologies Ag | DLL-Schaltung zum Bereitstellen eines Ausgangssignals mit einer gewünschten Phasenverschiebung |
Also Published As
Publication number | Publication date |
---|---|
US5708382A (en) | 1998-01-13 |
JPH09238058A (ja) | 1997-09-09 |
KR0179779B1 (ko) | 1999-04-01 |
JP3288916B2 (ja) | 2002-06-04 |
KR970055406A (ko) | 1997-07-31 |
DE19603469C2 (de) | 1998-10-22 |
US5909133A (en) | 1999-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19603469A1 (de) | Taktsignal-Modellierungsschaltung | |
DE3832113C2 (de) | ||
DE60224478T2 (de) | Schaltung zur Serialisierung von synchronen Daten | |
DE102007020005B3 (de) | Integrierte Schaltung zur Takterzeugung für Speicherbausteine | |
DE60202749T2 (de) | Schnittstelle von synchron zu asynchron zu synchron | |
EP0322618A2 (de) | Taktauswahlschaltung | |
DE3742514C2 (de) | ||
DE60214992T2 (de) | Mehrbit-prefetch-ausgangsdatenweg | |
US5406216A (en) | Technique and method for asynchronous scan design | |
DE10141939B4 (de) | Flip-Flop-Schaltung zur taktsignalabhängigen Datenpufferung und diese enthaltender Signalhöhenkomparator | |
DE19502035A1 (de) | Frequenzvervielfacherschaltung | |
DE19649676A1 (de) | Peripherieeinheitwählsystem | |
DE10063307A1 (de) | Auffangschaltung für Daten und deren Ansteuerungsverfahren | |
CA1288828C (en) | Clock pulse generator for microcomputer | |
US4825439A (en) | Semiconductor logic integrated circuit device having first and second operation modes for testing | |
DE3743586C2 (de) | ||
DE3926489A1 (de) | Pseudozufallsrauschcodegenerator | |
DE10064206A1 (de) | Verzögerungsverriegelungsschleife zur Verwendung bei Halbleiterspeichergeräten | |
DE19811591C2 (de) | Taktsignal modellierende Schaltung mit negativer Verzögerung | |
US5132993A (en) | Shift register circuit | |
EP0903859A2 (de) | Frequenzteiler mit geringem Stromverbrauch | |
DE19924254C2 (de) | Synchronisierschaltung zum Empfangen eines asynchronen Eingangssignals | |
DE4428545A1 (de) | Schaltungsanordnung zur Umwandlung eines seriellen Datensignals in ein paralleles Datensignal | |
DE19927094A1 (de) | Abtast-Flipflop | |
DE10018988A1 (de) | Hochgeschwindigkeits-Pipelinevorrichtung und Verfahren zum Erzeugen von Steuersignalen dafür |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
R071 | Expiry of right |