Die
vorliegende Erfindung bezieht sich auf eine Vorrichtung und ein
Verfahren zum quasi-gleichzeitigen Durchführen einer Vielzahl von Betriebssystemen
bzw. Programmen mit Betriebsystemkomponenten und insbesondere auf
eine Vermittlungsstelle mit einer Leitungsgruppe zur Realisierung
einer Multi-Tasking-Operabilität von Programmen
mit Betriebsystemkomponenten.The
The present invention relates to a device and a
Method for quasi-simultaneous execution of a plurality of operating systems
or programs with operating system components and in particular
an exchange with a management group for implementation
a multi-tasking operability of programs
with operating system components.
1 zeigt
eine vereinfachte Blockdarstellung eines Telekommunikationsnetzwerks
gemäß dem Stand
der Technik, bei dem ein Koppelnetzwerk SN (Switching Network) für einen
tatsächlichen
Verbindungsaufbau verwendet wird. Demzufolge besitzt eine Vermittlungsstelle
eine zentrale Vermittlungseinheit ZVE mit dem Koppelnetzwerk SN,
einer Signalisierungssystem-Netzwerksteuerung SSNC (Signalling System
Network Control) zum Verarbeiten von Signalisierungsdaten und einem
Koordinationsprozessor CP (Coordination Processor) zum Steuern sowohl
der Signalisierungssystem-Netzwerksteuerung SSNC als auch des Koppelnetzwerks
SN. Über
den Koordinationsprozessor CP wird eine Bedienung und Wartung der
zentralen Vermittlungseinheit ZVE ermöglicht, während die Signalisierungssystem-Netzwerksteuerung
SSNC beispielsweise über
CCSNo.7-Hochgeschwindigkeitskanäle
des zentralen Zeichengabesystems Nummer 7 (Common Channel Signalling
System Number 7) mit weiteren Vermittlungsstellen bzw. Signalisierungsknoten
in Verbindung stehen kann. Zum Anschließen von jeweiligen Teilnehmerleitungen
besitzt die Vermittlungsstelle eine Vielzahl von Leitungsgruppen
LTG (Line/Trunk Group), die beispielsweise mit digitalen Leitungseinheiten
DLU (Digital Line Unit) verbunden sind oder CCSNo.7-Signalisierungsdaten übermitteln.
An den digitalen Leitungseinheiten DLU sind gemäß 1 die eigentlichen
Teilnehmerendgeräte
TE angeschlossen, deren jeweilige Daten kanäle in Form von Sprach- oder
Dateninformation von der Vermittlungsstelle vermittelt werden. 1 shows a simplified block diagram of a telecommunication network according to the prior art, in which a switching network SN (Switching Network) is used for an actual connection establishment. Accordingly, an exchange has a central exchange unit ZVE with the switching network SN, signaling system network control SSNC for processing signaling data and a coordination processor CP for controlling both the signaling system network controller SSNC and the switching network SN. The coordination processor CP enables the central switching unit ZVE to be operated and maintained, while the signaling system network controller SSNC is connected, for example via CCSNo.7 high-speed channels of the central signaling system number 7 (Common Channel Signaling System Number 7), to further exchanges or signaling nodes can. For connection of respective subscriber lines, the exchange has a plurality of line groups LTG (Line / Trunk Group), which are connected, for example, to digital line units DLU (Digital Line Unit) or transmit CCSNo.7 signaling data. On the digital line units DLU are in accordance with 1 the actual subscriber terminals TE connected, their respective data channels are conveyed in the form of voice or data information from the exchange.
Alternativ
zur direkten Anbindung der Teilnehmerendgeräte TE über die digitalen Leitungseinheiten
DLU und die zugehörigen
Vermittlungsgruppen LTG kann eine derartige Anbindung auch über abgesetzte
Vermittlungseinheiten RSU (Remote Switching Unit) erfolgen, die
von der zentralen Vermittlungsstelle ferngesteuert werden. Eine
derartige Anbindung erfolgt in der Regel über sogenannte Fernsteuerschnittstellen
HTI (Host Time Slot Interchange). Die Leitungsgruppen LTG weisen
in der Regel einen Mikroprozessor bzw. eine Zentraleinheit und eine
Schnittstelleneinheit zur Realisierung einer Schnittstelle zur digitalen
Leistungseinheit DLU und zum Koppelnetzwerk SN auf, wobei ein spezielles Programm
mit Anwendungs- und Betriebsystemkomponenten APS (Anlagenprogrammsystem)
abgearbeitet wird, welches von der zentralen Vermittlungseinheit
CVE hochgeladen wird.alternative
for the direct connection of the subscriber terminals TE via the digital line units
DLU and the associated
Mediation groups LTG can such a connection also over remote
Switching units RSU (Remote Switching Unit) take place, the
remotely controlled by the central office. A
Such connection usually takes place via so-called remote control interfaces
HTI (Host Time Slot Interchange). The leadership groups LTG have
usually a microprocessor or a central processing unit and a
Interface unit for implementing an interface to the digital
Performance unit DLU and the switching network SN on, with a special program
with application and operating system components APS (system program system)
which is processed by the central switching unit
CVE is uploaded.
Insbesondere
der rasante Fortschritt in der Mikroprozessorentwicklung erzwingt
hierbei eine laufende Anpassung der Hardware bestehender Produkte
(z.B. Leitungsgruppe LTG) an neue Mikroprozessorgenerationen, da
Bauelemente älterer
Prozessorgenerationen in immer kürzer
werdenden Zeiträumen
von ihren Herstellern abgekündigt
werden. Die in 1 dargestellten Leitungsgruppen
LTG mit ihren Leistungsmerkmalen müssen hingegen dem Kunden wesentlich
länger
zum Neu- und Ausbau seiner Vermittlungsanlagen erhältlich sein.In particular, the rapid progress in microprocessor development forces an ongoing adaptation of the hardware of existing products (eg line group LTG) to new microprocessor generations, since components of older generations of processors are being discontinued by their manufacturers in shorter and shorter periods of time. In the 1 On the other hand, the LTG line groups with their features must be available to customers much longer to build and expand their switching systems.
Die
Fortentwicklung in der Mikroprozessortechnologie erzwingt demzufolge
die ständige Überarbeitung
der Hardware beispielsweise einer Leitungsgruppe LTG der Siemensvermittlungsanlage EWSD
unter Verwendung von aktuellen, d.h. neueren und leistungsfähigeren
Prozessoren bzw. Zentraleinheiten.The
Advancement in microprocessor technology forces accordingly
the constant revision
the hardware, for example, a line group LTG the Siemens switchboard EWSD
using current, i. newer and more powerful
Processors or central units.
Diesen
schnellen Entwicklungszyklen der Hardware kann jedoch insbesondere
im Bereich von Vermittlungsanlagen die Software entwicklung in der Regel
aus Aufwandsgründen
und Sicherheitsaspekten nicht folgen. Dies liegt zum einen daran,
dass beispielsweise ein in der Leitungsgruppe LTG abgearbeitetes
Betriebssystem einen Entwicklungsaufwand von ca. 10000 Mannjahren
beinhaltet und darüber
hinaus eventuell auftretende und durch die Software verursachte
Instabilitäten
ein Kundenvertrauen gefährden
und das Produktansehen erheblich schädigen können. Demzufolge werden die
Softwarepakete und insbesondere derartige Vermittlungs-Betriebssysteme
nicht angepasst, weil dies eine Umstellung bis hin zum Software-Grundkonzept
dieser Programme und der dazugehörigen
Entwicklungstools bedeutet.this
However, hardware development cycles in particular can
in the field of switching equipment, the software development usually
for expenses
and safety issues do not follow. This is partly because
that, for example, a processed in the line group LTG
Operating system a development effort of about 10,000 man-years
includes and above
out of the software and possibly caused by the software
instabilities
endanger customer confidence
and can significantly damage product reputation. As a result, the
Software packages and in particular such switching operating systems
not adapted, because this is a change up to the basic software concept
of these programs and the associated ones
Development tools means.
Unter
einem Betriebssystem (Operating System) werden hierbei Programme
eines digitalen Rechners verstanden, die im Wesentlichen eine Verwaltung
von Betriebsmitteln wie z.B. Arbeitsspeicher, CPU-Arbeitszeit, Peripheriegeräte usw.,
die Verwaltung von Dateien, die Durchführung von I/O-Operationen und
Fehlerbehandlungen ermöglichen.
Es ist in der Regel modular aufgebaut, so dass sich nur die gerade
aktuell benötigten
Programme des Betriebssystems in einem Arbeitsspeicher befinden.
Demzufolge sind Betriebssysteme Programme eines digitalen Rechensystems,
die zusammen mit den Eigenschaften eines Systems die Basis der möglichen
Betriebsarten des digitalen Rechensystems bzw. Vermittlungssystem
bilden und insbesondere die Abwicklung von übergeordneten Programmen (sogenannten
Anwendungsprogrammen) steuern und überwachen.Under
an operating system are programs
a digital computer, which is essentially an administration
of equipment such as RAM, CPU time, peripherals, etc.,
managing files, performing I / O operations and
Allow error handling.
It is usually modular, so only the straight
currently needed
Programs of the operating system are located in a working memory.
As a result, operating systems are programs of a digital computing system,
which together with the characteristics of a system is the basis of the possible
Operating modes of the digital computer system or switching system
and, in particular, the resolution of higher-level programs (so-called
Control application programs).
Im
Bereich der Minicomputer sind beispielsweise die Betriebssysteme
OS/400®,
RS/400® von IBM
oder OS/8® von
DEC bekannt. Im PC- und Workstation-Bereich sind als Betriebssysteme
Linux®, Nextstep®,
OS/2® oder
die Microsoft Betriebssysteme Windows CE®, Windows
NT® und
Windows 95® bekannt.In the field of minicomputers, for example, the operating systems OS / 400® , RS / 400® from IBM or OS / 8® from DEC are known. In the PC and workstation area known as operating systems Linux ®, NextStep ®, OS / 2 ® or Microsoft operating systems Windows CE ®, Windows NT ® and Windows 95 ®.
Das
in einer Leitungsgruppe LTG der Siemens-Vermittlungsanlage EWSD
verwendete Vermittlungs-Programm, das sowohl Anwendungs- als auch
Betriebsystem-Programmbestandteile aufweist, besitzt die interne
Bezeichnung APS (Anlagenprogrammsystem).The
in a line group LTG of the Siemens switchboard EWSD
used placement program that both application and
Operating system program components has the internal
Designation APS (system program system).
Da
neben dem hohen Entwicklungsaufbau bei einer Umstellung bzw. Neuentwicklung
eines derartigen Betriebssystems ein sehr hohes Risiko auch für die Stabilität eingeführter und
bewährter
Produktversionen entsteht, werden die von neuen Prozessoren angebotenen
Möglichkeiten
hinsichtlich Kosten, Verlustleistung und Platzbedarf für das Produkt
wie z.B. der Möglichkeit
der Bedienung einer mehrfachen Anzahl von Teilnehmerendgeräten TE im
sogenannten Group-Prozessor der Leitungsgruppe somit nicht genutzt.There
In addition to the high level of development during a conversion or new development
of such an operating system also introduced a very high risk for stability and
good
Product versions are created, the ones offered by new processors
options
in terms of cost, power dissipation and space required for the product
such as. The possibility
the operation of a multiple number of subscriber terminals TE in
so-called group processor of the line group thus not used.
2 zeigt
eine vereinfachte Blockdarstellung einer Leitungsgruppe LTG gemäß dem Stand der
Technik, die im Wesentlichen aus einer Zentraleinheit 1,
einer Betriebssystem-Speichereinheit 2 und einer Schnittstelleneinheit 3 zur
Realisierung einer Schnittstelle zu den digitalen Leitungseinheiten DLU
und zum Koppelnetzwerk SN aufweist. Bei der Zentraleinheit 1 handelt
es sich beispielsweise um einen bereits älteren Prozessortyp wie z.B.
Intel 80486, mit dem das im Betriebssystem-Speicher 2 abgelegte
Leitungsgruppen-Betriebssystem APS für beispielsweise 1000 Teilnehmerendgeräte TE abgearbeitet
werden kann. 2 shows a simplified block diagram of a line group LTG according to the prior art, which essentially consists of a central processing unit 1 , an operating system storage device 2 and an interface unit 3 for realizing an interface to the digital line units DLU and to the switching network SN. At the central unit 1 For example, it is an older type of processor, such as Intel 80486, which does so in operating system memory 2 stored line group operating system APS for example, 1000 subscriber terminals TE can be processed.
3 zeigt
eine vereinfachte Blockdarstellung einer herkömmlichen Realisierungsmöglichkeit für den vorstehend
beschriebenen Fall, dass ein bisher eingesetzter Prozessortyp vom
Hersteller nicht mehr hergestellt wird und durch einen neueren bzw. leistungsfähigeren
Prozessortyp (CPU*) ersetzt wird. Gemäß 3 besitzt
die leistungsfähigere
Zentraleinheit 100 beispielsweise die vierfache Leistung
der älteren
Zentraleinheit 1 gemäß 2,
wobei jedoch ein Ersatz dieses Prozessors durch den Software-kompatiblen
Nachfolgetyp CPU* die gegebene höhere
Leistungsfähigkeit
nicht ausnutzt und wiederum lediglich das vorhandene und nicht modifizierte
Programm mit Anwendungs- und Betriebsystemkomponenten APS für beispielsweise
1000 Teilnehmerendgeräte
bedient. Obwohl gemäß 3 keine
Steigerung der Leistungsfähigkeit
der Leitungs gruppe LTG durch den Einsatz der leistungsfähigeren
Zentraleinheit 100 ermöglicht
wird, entstehen auf Grund von Redesigns zur Anpassung an z.B. geänderte Betriebsspannungen
usw. wiederum Kosten. 3 shows a simplified block diagram of a conventional implementation possibility for the case described above, that a previously used processor type is no longer manufactured by the manufacturer and is replaced by a newer or more powerful processor type (CPU *). According to 3 owns the more powerful central unit 100 for example, four times the power of the older central unit 1 according to 2 However, replacement of this processor by the software-compatible successor CPU * does not take advantage of the given higher performance and, in turn, only services the existing and unmodified program with application and operating system components APS for, for example, 1000 subscriber terminals. Although according to 3 No increase in the efficiency of the LTG management group through the use of the more powerful central processing unit 100 is possible due to redesigns to adapt to eg changed operating voltages, etc. again costs.
4 zeigt
eine vereinfachte Blockdarstellung einer theoretisch möglichen
Realisierung für eine
leistungsfähigere
Leitungsgruppe LTG* wobei nunmehr in einer erweiterten Betriebssystem-Speichereinheit 200 ein
speziell an die höhere
Leistungsfähigkeit
der leistungsfähigeren
Zentraleinheit 100 angepasstes Programm APS* für beispielsweise 4000
Teilnehmerendgeräte
TE abgespeichert wird und demzufolge eine leistungsfähigere Schnittstelleneinheit 300 für ebenfalls
4000 Teilnehmerendgeräte über digitale
Leitungseinheiten DLU und ein entsprechendes Koppelnetzwerk SN angeschaltet
werden kann. Gemäß 4 erfolgt
demzufolge ein Ersatz einer veralteten Zentraleinheit 1 (CPU)
in der Leitungsgruppe LTG* durch den leistungsfähigeren und Software-kompatiblen
Nachfolgetyp CPU*, wobei eine Anpassung des Betriebssystems bzw.
Programms mit Anwendungs- und Betriebsystemkomponenten APS* an die
Leistungsfähigkeit
des neuen Prozessors CPU* die Steuerung von nunmehr beispielsweise
4000 Teilnehmerendgeräten
pro Zentraleinheit ermöglicht.
Nachteilig sind jedoch hierbei die sehr hohen Entwicklungskosten
und der außerordentlich
hohe Testaufwand, wobei das Risiko für eine kompatible Gewährleistung
der Leistungsmerkmale innerhalb einer beispielsweise Vermittlungsanlagen-Produktgeneration
nicht gewährleistet
werden kann. Da ein Entwicklungsaufwand für ein derartiges leistungsfähigeres
Programm APS* wiederum mit ca. 10000 Mannjahren angesetzt werden
muss und darüber
hinaus die Gefahr von Fehlfunktionen bzw. Ausfällen in der Vermittlungsanlage
beinhaltet, stellt die in 4 dargestellte
Lösung
lediglich eine theoretische Möglichkeit
dar. 4 shows a simplified block diagram of a theoretically possible realization for a more powerful line group LTG * now being in an extended operating system memory unit 200 a special to the higher performance of the more powerful central unit 100 adapted program APS * for example 4000 subscriber terminals TE is stored and consequently a more powerful interface unit 300 for also 4000 subscriber terminals via digital line units DLU and a corresponding switching network SN can be turned on. According to 4 Consequently, a replacement of an obsolete central unit takes place 1 (CPU) in the line group LTG * by the more powerful and software-compatible successor type CPU *, with an adaptation of the operating system or program with application and operating system components APS * to the performance of the new processor CPU * control of now, for example, 4000 subscriber terminals per Central unit allows. However, the disadvantages here are the very high development costs and the extraordinarily high test expenditure, whereby the risk for a compatible guarantee of the performance features within a, for example, switching equipment product generation can not be guaranteed. Since a development expenditure for such a more efficient program APS * again with approx. 10000 man years must be set and in addition the danger of malfunctions or failures in the switching center contains, represents in 4 shown solution is merely a theoretical possibility.
Die
derzeitige Marktsituation insbesondere von Vermittlungsanlagen erfordert
jedoch eine schnelle und effektive Ausnutzung des Potentials von neueren
Prozessoren bzw. Zentralein heiten zur Verringerung der Herstellkosten
und zum Vorteil des Kunden, wie z.B. geringerer Raumbedarf und geringerer
Stromverbrauch in Vermittlungsanlagen.The
current market situation, in particular of switching systems requires
but a quick and effective exploitation of the potential of newer ones
Processors or Zentralein units to reduce manufacturing costs
and for the benefit of the customer, such as less space required and less
Power consumption in switching systems.
Aus „Scott,
R. J. et al; Analysis of the Intel Pentium's Ability to Support a Secure Virtual
Machine Monitor; In: Proceedings of the 9th Usenix Security Symposium,
Denver, CO, USA, August, 2000; pp 129–144" ist ein sogenannter „virtual
machine monitor" bekannt,
der es ermöglicht,
dass unterschiedliche Betriebssysteme auf einer einzelnen Hardwareplattform
quasi-gleichzeitig ablaufen.From "Scott,
R.J. et al; Analysis of the Intel Pentium's Ability to Support a Secure Virtual
Machine monitor; In: Proceedings of the 9th Usenix Security Symposium,
Denver, CO, USA, August, 2000; pp 129-144 "is a so-called" virtual
machine monitor "known,
which makes it possible
that different operating systems on a single hardware platform
expire quasi-simultaneously.
Der
Erfindung liegt die Aufgabe zu Grunde, die bekannten Verfahren zum
quasi-gleichzeitigen Durchführen
einer Vielzahl von Betriebssystemen zu verbessern Erfindungsgemäß wird diese
Aufgabe hinsichtlich der Vorrichtung durch die Merkmale des Patentanspruchs
1 und hinsichtlich des Verfahrens durch die Maßnahmen des Patentanspruchs
7 gelöst.The invention is based on the object According to the invention, this object is achieved with regard to the device by the features of patent claim 1 and with regard to the method by the measures of patent claim 7.
Vorzugsweise
besteht die Vorrichtung zum quasi-gleichzeitigen Durchführen einer
Vielzahl von Betriebssystemen aus einer Prozessorzustands-Speichereinheit
zum Speichern von Prozessorzuständen
für einen
jeweiligen Bearbeitungszustand der Vielzahl von Betriebssystemen
und einer Betriebssystemspeicher-Zeitsteuereinheit zum Durchführen einer
Betriebssystem-Zeitsteuerung, wobei
in einem ersten Zeitbereich ein vorbestimmtes Betriebssystem ausgewählt wird
und gespeicherte Prozessorzustände
für einen
unterbrochenen Bearbeitungszustand des vorbestimmten Betriebssystems
in die Zentraleinheit restauriert werden, in einem zweiten Zeitbereich
die Abarbeitung des vorbestimmten Betriebssystems am unterbrochenen
Bearbeitungszustand fortgesetzt wird und in einem dritten Zeitbereich
die Abarbeitung des vorbestimmten Betriebssystems erneut unterbrochen
wird und die zugehörigen
Prozessorzustände
wiederum in der Prozessorzustands-Speichereinheit abgespeichert
werden. Auf diese Weise erhält
man mit minimalem Hardwareaufwand eine Multi-Tasking-Operabilität erstmals
auch für
Betriebssysteme, wodurch eine erhöhte Leistungsfähigkeit
von Prozessoren bzw. Zentraleinheiten ohne die Modifikation von
Betriebssystemen genutzt werden kann.Preferably
is the device for quasi-simultaneous performing a
Variety of operating systems from a processor state storage unit
for storing processor states
for one
respective processing state of the plurality of operating systems
and an operating system memory timing unit for performing a
Operating system time control, where
in a first time range, a predetermined operating system is selected
and stored processor states
for one
interrupted processing state of the predetermined operating system
be restored to the central unit, in a second time range
the processing of the predetermined operating system at the interrupted
Processing state is continued and in a third time range
the processing of the predetermined operating system interrupted again
will and the associated
processor states
again stored in the processor state storage unit
become. In this way receives
It's the first time you can do multi-tasking with minimal hardware
also for
Operating systems, resulting in increased performance
of processors or central units without the modification of
Operating systems can be used.
Die
Zentraleinheit kann beispielsweise eine Interrupt-Verarbeitung zum
automatischen Abspeichern von Prozessorzuständen an einer über eine
Interrupt-Adressleitung festgelegten Speicherstelle aufweisen und
die Betriebssystem- bzw. Prozessorzustands-Speichereinheit eine
Vielzahl von Speicherbereichen für
die Vielzahl von Betriebssystemen und zugehörigen Prozessorzuständen aufweisen,
wodurch sich eine wesentliche Vereinfachung einer Betriebssystemspeicher-Zeitsteuereinheit
ergibt. Diese muss dann lediglich noch einen Adressdecoder und Zusatz-Adressleitungen
zum zusätzlichen
Adressieren der Betriebssystem- und Prozessorzustands-Speicherbereiche
in Abhängigkeit
von der durchgeführten
Zeitsteuerung aufweisen. Auf diese Weise werden die in neuartigen
Prozessoren zur Verfügung
stehenden Interrupt-Routinen, die vorzugsweise für ein Powermanagement gedacht
sind, auf besonders vorteilhafte Art und Weise für eine Multi-Tasking-Operabilität von Betriebssystemen
genutzt.The
Central unit, for example, an interrupt processing for
automatic storage of processor states on one via a
Interrupt address line specified storage location and
the operating system or processor state storage unit
Variety of storage areas for
have the plurality of operating systems and associated processor states,
resulting in a substantial simplification of an operating system memory timing controller
results. This then only has an address decoder and additional address lines
to the additional
Addressing the operating system and processor state storage areas
dependent on
from the carried out
Have time control. In this way, those in novel
Processors available
standing interrupt routines, which are preferably intended for power management
are, in a particularly advantageous manner for a multi-tasking operability of operating systems
used.
Vorzugsweise
besitzt die Betriebssystemspeicher-Zeitsteuereinheit ferner einen
Zeitsteuerungs-Speicherbereich, in dem ein Zeitsteuer-Programm zum
Durchführen
der vorstehend beschriebenen Zeitsteuerung abgespeichert ist.Preferably
the operating system memory timing controller further has one
Timing memory area in which a timer program for
Carry out
the time control described above is stored.
Ferner
kann eine Ein-/Ausgabeeinheit zum Ein-/Ausgeben von Daten und eine
Echtzeitsignal-Anpassungseinheit zum Anpassen von in Echtzeit ein-/auszugebenden
Daten an die von der Be triebssystemspeicher-Zeitsteuereinheit zeitgesteuerte
Abarbeitung der Vielzahl von Betriebssystemen aufweisen, wodurch
eine insbesondere in Leitungsgruppen notwendige Verarbeitung von
externen Daten bzw. Schnittstellen realisiert werden kann.Further
can an input / output unit for input / output of data and a
Real-time signal adjustment unit for adjusting real-time input / output
Data timed to the operating system memory timing unit
Processing the variety of operating systems, which
a processing, in particular in management groups, of
external data or interfaces can be realized.
Vorzugsweise
besteht die Echtzeitsignal-Anpassungseinheit aus einer Komprimierstufe
zum zeitlichen Komprimieren und einer Zwischenspeicherstufe zum
Zwischenspeichern der ein-/auszugebenden Daten, wobei eine Synchronisationsstufe
in Abhängigkeit
von der Betriebssystemspeicher-Steuereinheit die Daten synchronisiert
und angepasste Daten erzeugt.Preferably
the real-time signal adaptation unit consists of a compression stage
for time compression and a buffering stage for
Caching the input / output data, wherein a synchronization stage
dependent on
from the operating system storage control unit synchronizes the data
and customized data generated.
Die
weiteren Ansprüche
zeigen weitere vorteilhafte Ausgestaltungen der Erfindung.The
further claims
show further advantageous embodiments of the invention.
Die
Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme
auf die Zeichnung näher
beschrieben.The
Invention will now be described with reference to exemplary embodiments with reference
closer to the drawing
described.
Es
zeigen:It
demonstrate:
1 eine
vereinfachte Blockdarstellung eines Telekommunikationsnetzes gemäß dem Stand der
Technik; 1 a simplified block diagram of a telecommunications network according to the prior art;
2 eine
vereinfachte Blockdarstellung einer Leitungsgruppe gemäß dem Stand
der Technik; 2 a simplified block diagram of a group of lines according to the prior art;
3 eine
vereinfachte Blockdarstellung einer Leitungsgruppe mit leistungsfähiger Zentraleinheit
gemäß dem Stand
der Technik; 3 a simplified block diagram of a line group with powerful central unit according to the prior art;
4 eine
vereinfachte Blockdarstellung einer Leitungsgruppe mit leistungsfähiger Zentraleinheit
und angepasstem Betriebssystem; 4 a simplified block diagram of a line group with powerful central processing unit and adapted operating system;
5 eine
vereinfachte Blockdarstellung einer Vorrichtung zum quasi-gleichzeitigen
Durchführen
einer Vielzahl von Betriebssystemen gemäß einem ersten Ausführungsbeispiel; 5 a simplified block diagram of an apparatus for quasi-simultaneous execution of a plurality of operating systems according to a first embodiment;
6 eine
vereinfachte Blockdarstellung einer Vorrichtung zum quasi-gleichzeitigen
Durchführen
einer Vielzahl von Betriebssystemen gemäß einem zweiten Ausführungsbeispiel; 6 a simplified block diagram of an apparatus for quasi-simultaneous execution of a plurality of operating systems according to a second embodiment;
7 eine
detaillierte Blockdarstellung eines Teils der Vorrichtung gemäß 6; 7 a detailed block diagram of a part of the device according to 6 ;
8 eine
vereinfachte Blockdarstellung einer Echtzeitsignal-Anpassungseinheit
gemäß 6; 8th a simplified block diagram of a real-time signal adaptation unit according to 6 ;
9 eine
vereinfachte graphische Darstellung zur Veranschaulichung von Verfahrensabläufen gemäß dem Stand
der Technik; 9 a simplified graphical representation for illustrating procedures according to the prior art;
10 bis 15 vereinfachte
graphische Darstellungen zur Veranschaulichung von Verfahrensabläufen gemäß der vorliegenden
Erfindung; 10 to 15 simplified graphical representations to illustrate procedures according to the present invention;
16 eine
vereinfachte graphische Darstellung zur Veranschaulichung einer
Programmaufteilung in einem Speicherbereich; und 16 a simplified graphical representation illustrating a program distribution in a memory area; and
17 eine
vereinfachte graphische Darstellung zur Veranschaulichung einer
Programmaufteilung in einem I/O-Bereich. 17 a simplified graphical representation illustrating a program distribution in an I / O area.
5 eine
vereinfachte Blockdarstellung einer Vorrichtung zum quasi-gleichzeitigen
Durchführen
einer Vielzahl von Betriebssystemen, wie sie beispielsweise in einer
modifizierten Leitungsgruppe LTG' eingesetzt
werden kann. 5 a simplified block diagram of an apparatus for quasi-simultaneous execution of a variety of operating systems, such as can be used for example in a modified line group LTG '.
In 5 bezeichnet
das Bezugszeichen 100 eine leistungsfähige Zentraleinheit (CPU*),
wie sie beispielsweise als Intel Pentium® Prozessor
zur Verfügung
steht und eine mehr als vierfache Leistungssteigerung gegenüber einer
früheren
Prozessorgeneration (z. B. Intel 80486®) aufweist.
Zum Speichern einer Vielzahl von nachfolgend als Betriebssysteme bezeichnete
Programme mit Anwendungs- und Betriebsystemkomponenten APS0 bis
APS3 dient eine Betriebssystem-Speichereinheit 2. Die in
der Betriebssystem-Speichereinheit 2 gespeicherten Betriebssysteme
APS0 bis RPS3 sind vorzugsweise identisch miteinander und entsprechen
einem herkömmlichen
Betriebssystem APS (Anlagenprogrammsystem der EWSD-Vermittlungsanlage),
wie es im Stand der Technik gemäß 2 und 3 verwendet
wird. Zum Ein-/Ausgeben von zu verarbeitenden bzw. bereits verarbeiteten
Daten ist eine Ein-/Ausgabeeinheit 9 vorgesehen, die gemeinsam mit
einer Schnittstelleneinheit 300 eine externe Schnittstelle
zu externen Einheiten wie beispielsweise einer digitalen Leitungseinheit
DLU und einem Koppelnetzwerk SN im Falle einer Vermittlungsanlage
realisiert.In 5 denotes the reference numeral 100 a high-performance central processing unit (CPU *), such as that available as an Intel Pentium ® processor, which has more than four times the performance of a previous processor generation (eg Intel 80486 ® ). For storing a plurality of programs referred to below as operating systems with application and operating system components APS0 to APS3, an operating system memory unit is used 2 , The in the operating system storage unit 2 stored operating systems APS0 to RPS3 are preferably identical to each other and correspond to a conventional operating system APS (system program system of the EWSD switching system), as in the prior art 2 and 3 is used. For input / output of processed or already processed data is an input / output unit 9 provided in common with an interface unit 300 realized an external interface to external units such as a digital line unit DLU and a switching network SN in the case of a switching system.
Gemäß 5 ist
die Betriebssystem-Speichereinheit 2 in eine Vielzahl von
Betriebssystem-Speicherbereichen 20 bis 23 aufgeteilt,
in denen jeweils die Betriebssysteme APS0 bis APS3 liegen. In gleicher
Weise können
zur Realisierung der externen Schnittstelle die Ein-/Ausgabeeinheit 9 und
die Schnittstelleneinheit 300 in Ein-/Ausgabebereiche 90 bis 93 und
Schnittstellenbereiche 30 bis 33 modular aufgeteilt
sein, wodurch im Wesentlichen bereits bekannte bzw. vorhandene Strukturen
aus herkömmlichen
Systemen bzw. aus einer herkömmlichen
Leitungsgruppe LTG beispielsweise gemäß 1 übernommen
werden können.According to 5 is the operating system storage device 2 into a variety of operating system storage areas 20 to 23 divided, in each of which the operating systems APS0 to APS3 are. In the same way, the input / output unit can be used to implement the external interface 9 and the interface unit 300 in input / output areas 90 to 93 and interface areas 30 to 33 be divided modularly, whereby substantially already known or existing structures of conventional systems or from a conventional line group LTG, for example according to 1 can be taken over.
Zur
Realisierung einer sogenannten Multi-Tasking-Operabilität für Betriebssysteme
bzw. zum quasi-gleichzeitigen Durchführen einer Vielzahl von Betriebssystemen
durch eine gemeinsame Zentraleinheit besitzt die modifizierte Leitungsgruppe
LTG' nunmehr eine
Betriebssystemspeicher-Zeitsteuereinheit 7 zum Durchführen einer
vorbestimmten Betriebssystem-Zeitsteuerung und eine Prozessorzustands-Speichereinheit 4 zum
Speichern von Prozessorzuständen
PZ0 bis PZ3 für
einen jeweiligen Bear beitungszustand der Vielzahl von Betriebssystemen APS0
bis APS3. Genauer gesagt verbindet die Betriebssystemspeicher-Zeitsteuereinheit über ein
Bussystem B die Zentraleinheit 100 (CPU*) mit ihrer erhöhten Leistungsfähigkeit
abwechselnd mit entweder dem Bussystem BZ der Prozessorzustands-Speichereinheit 4 oder
dem Bussystem B0 bisB3 eines vorbestimmten Betriebssystem-Speicherbereichs 20 bis 23,
in dem ein jeweiliges Betriebssystem liegt. Die Prozessorzustands-Speichereinheit 4 ist
hierbei ebenfalls in eine der Vielzahl von Betriebssystemen entsprechende
Vielzahl von Prozessorzustands-Speicherbereichen 40 bis 43 aufgeteilt,
in denen jeweilige Prozessorzustände
zu jeweiligen Bearbeitungszuständen
eines jeweiligen Betriebssystems abgelegt werden können. Eine
Takteinheit 6 dient im Wesentlichen zum Erzeugen eines
Grundtakts sowohl für
die Zentraleinheit 100, insbesondere aber auch für die Betriebssystemspeicher-Zeitsteuereinheit 7.To realize a so-called multi-tasking operability for operating systems or for quasi-simultaneous execution of a plurality of operating systems by a common central processing unit, the modified line group LTG 'now has an operating system memory time control unit 7 for performing a predetermined operating system timing and a processor state storage unit 4 for storing processor states PZ0 to PZ3 for a respective processing state of the plurality of operating systems APS0 to APS3. More specifically, the operating system memory timing controller connects via a bus system B the central processing unit 100 (CPU *) with its increased performance alternately with either the bus system BZ of the processor state memory unit 4 or the bus system B0 to B3 of a predetermined operating system memory area 20 to 23 , in which a respective operating system is located. The processor state storage unit 4 Here, too, is in a variety of processor state memory areas corresponding to the plurality of operating systems 40 to 43 divided, in which respective processor states can be stored to respective processing states of a respective operating system. A clock unit 6 essentially serves to generate a basic clock for both the central unit 100 , but especially for the operating system memory timer unit 7 ,
Ein
Umschalten bzw. Auswählen
der jeweiligen Betriebssystem-Speicherbereiche 20 bis 23 und der
Prozessorzustands-Speicherbereiche 40 bis 43 erfolgt
hierbei nach folgendem Schema. Vorausgesetzt, dass eine Initialisierungsphase
bereits abgeschlossen ist und alle Betriebssysteme zumindest einmal
zumindest teilweise abgearbeitet wurden, wird in einem ersten Zeitbereich
ein vorbestimmtes Betriebssystem, beispielsweise APS1, ausgewählt, wobei
vorab zugehörige
im Prozessorzustands-Speicherbereich 41 gespeicherte Prozessorzustände PZ1,
die einem früheren
Prozessorzustand zu einem jeweiligen Bearbeitungszustand entsprechen,
in die Zentraleinheit 100 zurückgespeichert bzw. restauriert
werden. Nach dieser Vorbereitungsphase für die Zentraleinheit 100 zum
Abarbeiten des Betriebssystems-APS1 erfolgt nunmehr das eigentliche
Umschalten bzw. Auswählen
des Betriebssystem-Speicherbereichs 21, wodurch das ausgewählte Betriebssystem
APS1 nunmehr in einem zweiten Zeitbereich an der Stelle seiner Unterbrechung
fortgesetzt bzw. von der Zentraleinheit 100 unter Verwendung
der zugehörigen
Prozessorzustandsdaten weiter abgearbeitet wird. Diese Abarbeitung
erfolgt so lange, bis ein von der Taktein heit 6 erzeugtes
Taktsignal einen dritten Zeitbereich initialisiert, in dem wiederum
die Abarbeitung des ausgewählten
Betriebssystems APS1 unterbrochen wird, eine Verbindung zwischen
der Zentraleinheit 100 und dem Prozessorzustands-Speicher hergestellt
wird, und im Prozessorzustands-Speicherbereich 41 die zuletzt vorliegenden
Prozessorzustände
PZ1 (d.h. zum Zeitpunkt der Unterbrechung bzw. des unterbrochenen Bearbeitungszustands)
abgespeichert werden. Anschließend
wird dieser Zyklus erneut für
ein weiteres ausgewähltes
Betriebssystem durchgeführt,
wobei vorzugsweise ein zyklisches Springen bzw. Auswählen von
Betriebssystemen, d.h. APS1 → APS2
APS3 → APS0 → APS1 usw.
durchgeführt
wird. Es kann jedoch auch eine beliebige Auswahl von Betriebssystem-Speicherbereichen
und zugehörigen
Betriebssystemen durchgeführt
werden, sofern dies im Einzelfall erforderlich ist. Somit kann bereits
auf Grund der erhöhten
Taktrate bzw. Verarbeitungsgeschwindigkeit einer leistungsfähigeren
Zentraleinheit 100 eine entsprechend dieser Leistungssteigerung
erhöhte
Anzahl von Betriebssystemen parallel abgearbeitet werden, ohne dass
eine Modifikation der ursprünglich
vorhandenen Betriebssysteme notwendig ist. Sowohl die Kosten als
auch eine Zuverlässigkeit eines
entsprechend erweiterten Systems können dadurch verbessert werden.Switching or selecting the respective operating system memory areas 20 to 23 and the processor state storage areas 40 to 43 takes place according to the following scheme. Assuming that an initialization phase has already been completed and all operating systems have been at least partially executed at least once, a predetermined operating system, for example APS1, is selected in a first time range, with a correspondingly belonging state in the processor state memory area 41 stored processor states PZ1, which correspond to an earlier processor state to a respective processing state, in the central processing unit 100 be restored or restored. After this preparatory phase for the central unit 100 to process the operating system APS1, the actual switching or selection of the operating system memory area now takes place 21 , whereby the selected operating system APS1 is now continued in a second time range in the place of its interruption or by the central processing unit 100 is processed further using the associated processor state data. This processing takes place until one of the Taktein unit 6 generated clock signal initializes a third time range in which, in turn, the processing of the selected operating system APS1 is interrupted, a connection between the central unit 100 and the processor state memory, and in the processor state memory area 41 the last available processor states PZ1 (ie at the time of interruption or the interrupted processing state) are stored. Subsequently, this cycle is performed again for another selected operating system, wherein preferably a cyclic jumping or selecting operating systems, ie APS1 → APS2 APS3 → APS0 → APS1, etc. is performed. However, any selection of operating system memory areas and associated operating systems may be made, as the case requires. Thus, already due to the increased clock rate and processing speed of a more powerful central unit 100 an increased number of operating systems in parallel according to this performance increase, without a modification of the original operating systems is necessary. Both the cost and reliability of a correspondingly extended system can be improved.
Da
insbesondere in einer Leitungsgruppe nicht nur eine Leistungssteigerung
erwünscht
ist, sondern auch eine Vielzahl von Echtzeitsignalen verschiedenster
Schnittstellen abgearbeitet werden müssen, besitzt die Vorrichtung
gemäß 5 ferner eine
Echtzeitsignal-Anpassungseinheit 8 zum Anpassen von in
Echtzeit ein-/auszugebenden Daten an die von der Betriebssystemspeicher-Zeitsteuereinheit 7 zeitgesteuerte
Abarbeitung der Vielzahl von Betriebssystemen APS0 bis APS1. Genauer
gesagt dient die Echtzeitsignal-Anpassungseinheit 8 einer Zwischenspeicherung,
Komprimierung und Synchronisation eines externen Datenstroms LTG0ED
bis LTG3ED, der üblicherweise
Echtzeitanforderungen genügen
muss, an einen angepassten internen Datenstrom LTG0AD bis LTG3AD,
der den jeweils vorhandenen Be arbeitungsprozeduren der Vielzahl
von Betriebssystemen entspricht. Da bei einer zyklischen Abarbeitung
der im Ausführungsbeispiel
vorhandenen vier Betriebssysteme lediglich in einem Zeitraum von ¼ der Gesamtzeit
die externen Daten an die Abarbeitung des Betriebssystems weiter
gegeben werden können,
müssen
in dem restlichen Zeitraum von ¾ der Gesamt-Zykluszeit die
anfallenden bzw. anliegenden Echtzeitsignaldaten gesammelt, auf
den zur Verfügung
stehenden Zeitbereich (¼ der
Zykluszeit) komprimiert und zum richtigen Zeitpunkt an die zugehörige Ein-/Ausgabeeinheit 9 zur
Abarbeitung durch das Betriebssystem zugeführt (synchronisiert) werden.
Auf diese Weise kann nunmehr erstmals ohne notwendige Neuprogrammierung
für ein
leistungsfähigeres
Betriebssystem eine Leistungssteigerung für beispielsweise einen Anschluss
von nunmehr 4000 Teilnehmerendgeräten realisiert werden. Da die Ein-/Ausgabeeinheiten
sowie die Schnittstelleneinheit 300 im Wesentlichen unverändert und
modular erweitert sind, ist der Hardwareaufwand für eine derartige
Realisierung verhältnismäßig gering
und insbesondere bei sehr aufwendigen Betriebssystemen (mehrer 1000-Mannjahre),
die einen hohen Zuverlässigkeitsanspruch
erheben von großem
Vorteil.Since not only an increase in performance is desired in a line group, but also a multiplicity of real-time signals of very different interfaces have to be processed, the device has 5 a real-time signal adaptation unit 8th for adjusting real-time input / output data to that from the operating system memory timing controller 7 timed execution of the large number of operating systems APS0 to APS1. More specifically, the real-time signal adjustment unit is used 8th a buffering, compression and synchronization of an external data stream LTG0ED to LTG3ED, which usually has to meet real-time requirements, to a customized internal data stream LTG0AD to LTG3AD, which corresponds to the existing Be processing procedures of the variety of operating systems. Since, in the case of a cyclical execution of the four operating systems present in the exemplary embodiment, the external data can be passed on to the processing of the operating system only in a period of ¼ of the total time, the resulting or appertaining real-time signal data must be collected in the remaining period of ¾ of the total cycle time , compressed to the available time range (¼ of the cycle time) and to the appropriate input / output unit at the right time 9 for processing by the operating system supplied (synchronized). In this way, now for the first time without necessary reprogramming for a more powerful operating system, an increase in performance for example, a connection of now 4000 subscriber terminals can be realized. As the input / output units and the interface unit 300 are essentially unchanged and modular, the hardware cost for such a realization is relatively low and especially in very complex operating systems (several 1000 -man years), which raise a high reliability claim of great advantage.
6 zeigt
eine vereinfachte Blockdarstellung einer Vorrichtung zum quasi-gleichzeitigen Durchführen einer
Vielzahl von Betriebssystemen gemäß einem zweiten Ausführungsbeispiel,
wobei gleiche Bezugszeichen gleiche oder entsprechende Bauelemente
bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet
wird. 6 shows a simplified block diagram of an apparatus for quasi-simultaneous execution of a plurality of operating systems according to a second embodiment, wherein like reference numerals designate like or corresponding components and is omitted a repeated description below.
Gemäß 6 existiert
im Wesentlichen lediglich ein Bussystem B, welches mit allen Speicherbereichen 2 und 4,
der Ein-/Ausgabeeinheit 9 und
der Zentraleinheit 100 über
die Betriebssystem-Speicher-Steuereinheit 7 verbunden ist.
Demzufolge erfolgt in der Betriebssystemspeicher-Steuereinheit 7 keine
Umschaltung auf eine Vielzahl von Bussystemen B0 bis B3 und BZ,
sondern lediglich eine zeitgesteuerte Adressdecodierung zur Adressierung
der verschiedenen Ein-/Ausgabebereiche 90 bis 93 sowie
einem ohnehin vorhandenen zentralen Ein-/Ausgabebereich 99. Diese Ein-/Ausgabebereiche
bzw. I/O-Bereiche
der Ein-/Ausgabeeinheit 9 liegen beispielsweise in einem
Adressraum von 0 bis 64 Kilobyte.According to 6 Essentially, there is only one bus system B, which has all memory areas 2 and 4 , the input / output unit 9 and the central unit 100 via the operating system memory control unit 7 connected is. Consequently, in the operating system memory controller 7 no switching to a plurality of bus systems B0 to B3 and BZ, but only a time-controlled address decoding for addressing the various input / output ranges 90 to 93 as well as an already existing central input / output area 99 , These input / output areas or I / O areas of the input / output unit 9 For example, they are in an address space of 0 to 64 kilobytes.
In
gleicher Weise können
sich die Betriebssystem-Speicherbereiche 20 bis 23 der
Betriebssystem-Speichereinheit 2 und die Prozessorzustands-Speicherbereiche 40 bis 43 der
Prozessorzustands-Speichereinheit 4 in einem gemeinsamen Adressraum
von beispielsweise 0 Gigabyte bis 4 Gigabyte befinden. Als ein-/auszugebende
Echtzeit-Signaldaten LTG0ED bis LTG3ED sind beispielsweise V24-,
HDLC-Signale usw. vorgesehen, die von der Schnittstelleneinheit 300 an
die Echtzeitsignal-Anpassungseinheit 8 zum
Zwischenspeichern, Komprimieren und Synchronisieren weitergegeben
werden.In the same way, the operating system memory areas can 20 to 23 the operating system storage unit 2 and the processor state storage areas 40 to 43 the processor state storage unit 4 in a common address space of, for example, 0 gigabytes to 4 gigabytes. As input / output real-time signal data LTG0ED to LTG3ED, for example, V24, HDLC signals, etc. provided by the interface unit 300 to the real-time signal adaptation unit 8th for caching, compressing and synchronizing.
7 zeigt
eine detaillierte Blockdarstellung zur Veranschaulichung eines Teils
der Vorrichtung gemäß 6,
wobei gleiche Bezugszeichen gleiche oder entsprechende Elemente
bezeichnen und wiederum auf eine wiederholte Beschreibung verzichtet wird. 7 shows a detailed block diagram for illustrating a part of the device according to 6 , wherein like reference numerals designate like or corresponding elements and again a repeated description is omitted.
Der
in 6 dargestellte CPU-Multiplexer für Daten-,
Adress- und Kontrollleitungen bzw. die Betriebssystemspeicher-Steuereinheit 7 wird
hierbei unter Verwendung von zusätzlichen
Leistungsmerkmalen der neuen Prozessorgenerationen bzw. Zentraleinheit 100 stark
vereinfacht. Demzufolge besitzt die Zentraleinheit 100 ein
Interrupt-Verarbeitung, wie sie eigentlich nur zum Powermanagement
vorgesehen ist und in Intel Pentium® Prozessoren
als System Management Mode Interrupt SMI bezeichnet wird. Bei Anliegen
eines entsprechenden Taktbzw. Interruptsignals 71 an einem
entsprechenden Eingang SMI werden von der Zentraleinheit 100 alle
internen Zustände
des Prozessors ausgegeben, wobei über eine zusätzliche
Adressleitung 72 zum Anzeigen eines aktiven System Management
Mode Interrupts (SMIACT) eine Adressierung an einer vorbestimmten Speicherstelle
ermöglicht
ist.The in 6 illustrated CPU multiplexer for data, address and control lines or the operating system memory control unit 7 This is done using additional features of the new processor generations or central unit 100 greatly simplified. Accordingly possesses the central unit 100 an interrupt processing, as it is intended only for power management and is called in Intel Pentium ® processors as system management mode interrupt SMI. If concerns a corresponding Taktbzw. interrupt 71 at a corresponding input SMI be from the central unit 100 all internal states of the processor are output, using an additional address line 72 for displaying an active system management mode interrupt (SMIACT), addressing at a predetermined memory location is enabled.
Gemäß 7 wird
demzufolge diese Adressleitung 72 dazu verwendet, dass
die Betriebssystem-Speichereinheit 2 deaktiviert und die
Prozessorzustands-Speichereinheit 4 aktiviert wird. Somit können beispielsweise
bei Eintreffen eines Taktsignals 71 bei einer Abarbeitung
des Betriebssystems APS0 die zugehörigen Prozessorzustände unmittelbar
in den Prozessorzustands-Speicherbereich 40 abgelegt und
anschließend
ein in einem Zeitsteuerungs-Speicherbereich 75 abgelegtes
Zeitsteuer-Programm SMI-C (SMI Code) zur Realisierung der verbleibenden
Zeitsteuerung ausgeführt
werden. Hierfür
sind lediglich ein zusätzlicher
Adressdecoder 73 und zusätzliche Adressleitungen 74 notwendig, wodurch
die Betriebssystem-Speicherbereiche 20 bis 23 und
die Prozessorzustands-Speicherbereiche 40 bis 43 in
Abhängigkeit
von der durchgeführten Zeitsteuerung
adressiert bzw. ausgewählt
werden können.
Im Einzelnen würde
ein derartiges Zeitsteuer-Programm SMI-C beispielsweise auf die
Adresse des Speicherbereichs 21 weiterschalten, wodurch nach
abgeschlossener SMI-Interrupt-Verarbeitung und vorhergehender Restaurierung
der Prozessorzustände
aus dem Prozessorzustands-Speicher 41 eine Fortsetzung
der Abarbeitung des Betriebssystems APS1 im Betriebssystem-Speicherbereich 21 durchgeführt wird.
In dieser Weise werden der Reihe nach alle Betriebssystem-Speicherbereiche 20 bis 23 und
zugehörigen
Prozessorzustands-Speicherbereiche 40 bis 43 ausgewählt bzw.
adressiert und eine Abarbeitung der unveränderten Betriebssysteme APS0
bis APS3 durchgeführt.According to 7 is therefore this address line 72 used that the operating system storage unit 2 disabled and the processor state storage unit 4 is activated. Thus, for example, upon arrival of a clock signal 71 when processing the operating system APS0, the associated processor states directly into the processor state memory area 40 filed and then in a timing storage area 75 stored timing program SMI-C (SMI code) to implement the remaining timing are executed. This is just an additional address decoder 73 and additional address lines 74 necessary, reducing the operating system memory areas 20 to 23 and the processor state storage areas 40 to 43 can be addressed or selected depending on the timing performed. In detail, such a timing program SMI-C would, for example, to the address of the memory area 21 which, upon completion of SMI interrupt processing and previous restoration of the processor states, results in processor state memory 41 a continuation of the processing of the operating system APS1 in the operating system memory area 21 is carried out. In this way, all operating system memory areas will be sequenced 20 to 23 and associated processor state storage areas 40 to 43 selected or addressed and carried out a processing of the unchanged operating systems APS0 to APS3.
Bei
geeigneter Anordnung der Betriebssysteme APS0 bis APS3 an jeweiligen
Stellen in einem entsprechenden Adressraum können demzufolge über zugehörige Adressdecoder
alle Betriebssysteme einzeln angesprungen werden. Eine Modifikation von
Adressen innerhalb der Betriebssysteme ist somit nicht notwendig,
weshalb man eine Leistungssteigerung auf besonders einfache und
kostengünstige Weise
erhält.at
suitable arrangement of the operating systems APS0 to APS3 at respective
Accordingly, locations in a corresponding address space can be assigned via associated address decoders
all operating systems are started individually. A modification of
Addresses within the operating systems is therefore not necessary
which is why you get a performance boost on particularly simple and
inexpensive way
receives.
8 zeigt
eine vereinfachte Blockdarstellung zur Realisierung einer Echtzeit-Signalanpassungseinheit 8 gemäß 6,
wobei die Funktionsweise beispielhaft nur an einem Eingangsdatenstrom erläutert wird. 8th shows a simplified block diagram for realizing a real-time signal conditioning unit 8th according to 6 , wherein the operation is exemplified only on an input data stream.
Gemäß 8 wird
beispielsweise ein eingehender Echtzeitsignal-Datenstrom LTGxED,
der beispielsweise V24- oder HDLC-Daten enthält, in einer Komprimierstufe 81 zeitlich
komprimiert, sofern der Zeitbereich der externen bzw. Echtsignaldaten
größer ist
als ein Zeitbereich, in dem ein zugehöriges Betriebssystem abgearbeitet
werden kann. Anschließend
werden diese Daten in einer Zwischenspeicherstufe 82 zwischengespeichert,
um sie dann zu einem vorbestimmten Zeitpunkt zeitsynchron mit einer
jeweils von der Zentraleinheit 100 durchgeführten Abarbeitung
eines jeweiligen Betriebssystems der Ein-/Ausgabeeinheit als angepasste Daten
LTGxAD anzubieten. Diese Synchronisation erfolgt hierbei durch eine
Synchronisationsstufe 83 und in Abhängigkeit von einem Synchronisationssignal
Sync, welches von der Betriebssystemspeicher-Steuereinheit 7 ausgegeben
wird. Auf diese Weise können
die zu einem beliebigen Zeitpunkt eintreffenden Echtzeitsignaldaten
LTGxED mit einem jeweiligen Verarbeitungs-Zeitbereich eines jeweiligen
Betriebssystems korreliert werden.According to 8th For example, an incoming real-time signal stream LTGxED, which includes, for example, V24 or HDLC data, is in a compression stage 81 compressed in time, provided that the time range of the external or real-time data is greater than a time range in which an associated operating system can be processed. Subsequently, this data is stored in a buffering stage 82 then stored at a predetermined time synchronous with each one of the central unit 100 carried out processing of a respective operating system of the input / output unit as adapted data LTGxAD. This synchronization takes place here by a synchronization stage 83 and in response to a synchronization signal Sync received from the operating system memory controller 7 is issued. In this way, the real-time signal data LTGxED arriving at any given time can be correlated with a respective processing time range of a respective operating system.
Gemäß 8 wurde
die Zwischenspeicherstufe 82 nach der Komprimierstufe 81 angeordnet. Sie
kann in gleicher Weise jedoch auch vor dieser Stufe angeordnet werden.
In gleicher Weise kann diese Echtzeit-Signalanpassungseinheit 8 auch
für einen
Ausgangsdatenstrom realisiert werden.According to 8th became the caching level 82 after the compression stage 81 arranged. However, it can be arranged in the same way before this stage. In the same way, this real-time signal conditioning unit 8th also be realized for an output data stream.
9 zeigt
eine graphische Darstellung zur Veranschaulichung eines Verfahrensablaufs
gemäß dem Stand
der Technik, wobei gleiche Bezugszeichen gleiche oder entsprechende
Elemente wie in den 1 bis 8 beschreiben
und auf eine wiederholte Beschreibung nachfolgend verzichtet wird. 9 shows a graphical representation illustrating a procedure according to the prior art, wherein like reference numerals the same or corresponding elements as in 1 to 8th describe and a repeated description is omitted below.
Gemäß 9 wird
in einer Leitungsgruppe LTG gemäß dem Stand
der Technik nur auf eine Betriebssystem-Speichereinheit 2 mit
einem Betriebssystem zugegriffen, wodurch über eine Schnittstelleneinheit 3 Peripherie,
Message-Channel-Controller (MCH),
Signal Buffer-Controller (SIB), Interrupt Controller, I/O-Ports
usw. angesteuert werden. Die Zentraleinheit 1 besteht hierbei
aus einem älteren
Prozessor, beispielsweise einem Intel 80486® Prozessor mit
25 MHz Arbeitsfrequenz. Auf diese Weise können 128 MB Arbeitsspeicher
(DRAM, FLASH) und leitungsgruppenspezifische Peripheriefunktionen
zur Bearbeitung von 1000 Teilnehmerendgeräten TE realisiert werden.According to 9 is in a line group LTG according to the prior art only to an operating system memory unit 2 accessed with an operating system, which via an interface unit 3 Peripherals, message channel controllers (MCH), signal buffer controllers (SIB), interrupt controllers, I / O ports, etc. are controlled. The central unit 1 This consists of an older processor, such as an Intel 80486 ® processor with 25 MHz operating frequency. In this way, 128 MB of RAM (DRAM, FLASH) and line-group-specific peripheral functions for processing of 1000 subscriber terminals TE can be realized.
10 zeigt
eine vereinfachte graphische Darstellung zur Veranschaulichung erfindungsgemäßer Verfahrensabläufe wobei
wiederum gleiche Bezugszeichen gleiche oder ähnliche Elemente bezeichnen
und auf eine wiederholte Beschreibung nachfolgend verzichtet wird. 10 shows a simplified graphical representation to illustrate inventive processes again wherein like reference numerals designate the same or similar elements and will be omitted a repeated description below.
Gemäß 10 werden
die Peripheriefunktionen bzw. die Schnittstellenbereiche der herkömmlichen
Leitungsgruppe vervierfacht und über
ebenfalls vervierfachte Betriebssystem-Speicherbereiche an die Zentraleinheit 100 mit
verbesserter Leistungsfähigkeit
(CPU*) angeschlossen. In jedem Kreisviertel befinden sich die kompletten
Funktionen einer bisherigen Leitungsgruppe LTG, wobei jedoch jedem
Leitungsgruppenviertel LTG0 bis LTG4 nur ein Viertel der Zentraleinheit 100 zur
Verfügung
steht. Da die Zentraleinheit 100 unter Erhalt ihrer Funktion
nicht räumlich
teilbar ist, wird sie zeitlich geteilt. Hierzu bietet sich beispielsweise
der Betriebssystem-Takt
der Group-Prozessor-Software in der zentralen Vermittlungseinheit
ZVE mit 4 Millisekunden an. Jede neu entstandene „virtuelle
Leitungsgruppe" LTG0
bis LTG4 wird damit von der gemeinsamen Zentraleinheit 100 nur
für die
Dauer von 1 Millisekunde während
einer gesamten Zyklusdauer von 4 Millisekunden bearbeitet. Während der
verbleibenden 3 Millisekunden ist die CPU für den Betriebssystem-Speicher 2 und
die Peripherie- bzw.
Schnittstelleneinheit 300 bzw. 30 bis 33 quasi
nicht vorhanden.According to 10 For example, the peripheral functions or the interface areas of the conventional line group are quadrupled and likewise quadrupled operating system memory areas to the central unit 100 with improved performance (CPU *) connected. In each district there are the complete functions of a previous line group LTG, but each line group district LTG0 to LTG4 only one quarter of the central unit 100 is available. Because the central unit 100 is not spatially divisible while preserving its function, it is shared in time. For this purpose, for example, offers the operating system clock of the group processor software in the central switching unit ZVE with 4 milliseconds. Each newly created "virtual line group" LTG0 to LTG4 is thus from the common central unit 100 processed only for a duration of 1 millisecond during a total cycle time of 4 milliseconds. During the remaining 3 milliseconds, the CPU is for the operating system memory 2 and the peripheral or interface unit 300 respectively. 30 to 33 virtually not available.
Um
die Leistungsfähigkeit
einer derart modifizierten Leitungsgruppe LTG' zu erhalten, muss die Zentraleinheit 100 jetzt
in einem Zeitbereich von einer Millisekunde ebenso viele Befehle
abarbeiten wie eine leistungsschwächere Zentraleinheit 1 in
einem Zeitbereich von vier Millisekunden, d.h. mindestens um den
Faktor 4 leistungsfähiger
sein. Gewählt
wird beispielsweise der um den Faktor 10 schnellere Prozessornachfolger
Intel Pentium® mit
163 MHz Arbeitsfrequenz. Dadurch ergibt sich trotz der Viertelung
eine Leistungserhöhung
der einzelnen virtuellen Leitungsgruppen LTG0 bis LTG3.In order to obtain the performance of such a modified line group LTG ', the central unit 100 now process as many commands in a time range of one millisecond as a lower-performance central processing unit 1 in a time range of four milliseconds, ie be at least a factor of 4 more efficient. For example, the processor successor Intel Pentium ® with a 163 MHz operating frequency that is faster by a factor of 10 is chosen. This results in spite of the quartering a power increase of the individual virtual line groups LTG0 to LTG3.
Zur
Abschaltung der Zentraleinheit 100 von einer virtuellen
Leitungsgruppe und Anschaltung an die nächste wird vorzugsweise der
eigentlich nur zum Powermanagement vorgesehene, jedoch heute aus Energiespargründen übliche System
Management Mode Interrupt (SMI) der Pentium-CPU verwendet. Er speichert
bei seinem Eintritt alle internen Zustände des Prozessors in einem
externen Speicher ab, wobei er bis zu seinem Austritt (SMI-RET)
alle internen Zustände
des Prozessors durch Wiedereinlesen aus dem externen Speicher wieder
restauriert. Die Betriebssystemspeicher-Zeitsteuereinheit 7 generiert nun
im Abstand von beispielsweise einer Millisekunde SMI-Interrupts
für die
Zentraleinheit 100 und bewirkt somit das Abspeichern von
jeweiligen Prozessorzuständen
in einem zugehörigen
Prozessorzustandsbereich, das Restaurieren von neuen Prozessorzuständen und
das Abarbeiten eines zu den neuen Prozessorzuständen gehörigen Betriebssysstems.For switching off the central unit 100 From a virtual line group and connection to the next is preferably the only intended for power management, but today used for energy saving reasons System Management Mode Interrupt (SMI) of the Pentium CPU. It stores all internal states of the processor in an external memory upon its entry, and until it exits (SMI-RET) all internal states of the processor by re-reading from the external memory restored. The operating system memory timer 7 now generates SMI interrupts for the central unit every millisecond 100 and thus causes the storage of respective processor states in an associated processor state area, the restoration of new processor states and the execution of an operating system associated with the new processor states.
Die
Echtzeitsignal-Anpassungseinheit 8 bewirkt hierbei durch
Synchronisation von externen Anreizen und Pufferung von externen
Daten den Verlust von Anreizen (Interrupts) und Daten. Zum Beispiel werden
während
der Bearbeitungsphase der virtuellen Leitungsgruppe LTG1 auftretende
Interrupts LTG0-I1 und LTG0-I2 für
die virtuelle Leitungsgruppe LTG0 durch die Echt zeitsignal-Anpassungseinheit 8 in
die Bearbeitungsphase der virtuellen Leitungsgruppe LTG0 verschoben
und können
somit dort als angepasste Interrupts LTG0-I1' und LTG0-I2' abgearbeitet werden.The real-time signal adaptation unit 8th causes the loss of incentives (interrupts) and data by synchronizing external stimuli and buffering external data. For example, during the processing phase of the virtual circuit group LTG1, occurring interrupts LTG0-I1 and LTG0-I2 for the virtual circuit group LTG0 by the real time signal adaptation unit 8th shifted into the processing phase of the virtual circuit group LTG0 and thus can be processed there as a custom interrupts LTG0-I1 'and LTG0-I2'.
Die 11 bis 15 zeigen
vereinfachte graphische Darstellungen zur Veranschaulichung von
jeweiligen Verfahrensabläufen
bei einer Realisierung gemäß 10,
wobei gleiche Bezugszeichen wiederum gleiche oder entsprechende
Elemente bezeichnen und auf eine wiederholte Beschreibung nachfolgend
verzichtet wird.The 11 to 15 show simplified graphical representations to illustrate respective process sequences in an implementation according to 10 , wherein like reference numerals again denote the same or corresponding elements and a repeated description is omitted below.
Gemäß 11 ist
im Kreiszentrum das Zeitsteuer-Programm bzw. ein SMI-Code IC (I-Handler) dargestellt.
In der nächsten
weiter außen
liegenden Schale befindet sich der zugehörige Variablen- und Ein-/Ausgabespeicherbereich
(I/O). Vor und nach diesem Speicherbereich dieser Schale sind beispielsweise
512 Byte große
Prozessorzustandsspeicher zum Ein- und Austritt der Leitungsgruppe
bzw. zum Speichern der Prozessorzustandsdaten PZ0 bis PZ3 dargestellt.
Die noch weiter außen
liegenden Schalen zeigen Code- und Daten-, I/O-Speicherbereiche
der jeweiligen virtuellen Leitungsgruppen LTG0 bis LTG3, wobei im
Codebereich die vorstehend beschriebenen Betriebssysteme APS0 bis APS3
liegen.According to 11 the time control program or an SMI code IC (I-handler) is shown in the district center. The next outer shell contains the associated variable and input / output memory area (I / O). Before and after this memory area of this shell, for example, 512-byte processor state memories for entering and leaving the line group or for storing the processor state data PZ0 to PZ3 are shown. The farther outermost shells show code and data, I / O memory areas of the respective virtual circuit groups LTG0 to LTG3, wherein in the code area the operating systems APS0 to APS3 described above are located.
Stellt
man sich einen sich im Uhrzeigersinn drehenden Zeiger vor, dann
zeigt dieser den Ablauf der Betriebssystemspeicher-Zeitsteuereinheit 7.
Mit SIB1 ist beispielsweise der 4 Millisekunden-Interrupt der Signalbuffereinheit
der virtuellen Leitungsgruppe LTG1 bezeichnet. Ein Ablauf dieses
Interrupts SIB1 wird in der virtuellen Leitungsgruppe LTG1 vorzugsweise
so positioniert, dass der 4 Millisekunden-Interrupt der LTGl am
Anfang der Bearbeitungszeit der virtuellen Leitungsgruppe LTG1 auftritt.
In gleicher Weise werden die nicht dargestellten Interrupts der
Signalbuffereinheit für
die virtuellen Leitungsgruppen LTG2, LTG3 und LTG4 positioniert,
wodurch bereits mittels einer einfachen Synchronisation ein Anreizver lust
bzw. Interrupt-Verlust insbesondere in einer Konfiguration von Leitungsgruppen
vermieden wird.If you imagine a clockwise rotating pointer, then this shows the sequence of the operating system memory timer unit 7 , For example, SIB1 designates the 4 millisecond interrupt of the signal buffer unit of the virtual circuit group LTG1. A sequence of this interrupt SIB1 is preferably positioned in the virtual circuit group LTG1 such that the 4 millisecond interrupt of the LTG1 occurs at the beginning of the processing time of the virtual circuit group LTG1. In the same way, the unrepresented interrupts of the signal buffer unit for the virtual circuit groups LTG2, LTG3 and LTG4 are positioned, whereby already by means of a simple synchronization an incentive loss or interrupt loss, in particular in a configuration of line groups, is avoided.
Gemäß 11 wird
ferner durch Auftreten eines SMI-Interrupts in einem Zeitraster
von einer Millisekunde die vorstehend beschriebene Interrupt-Verarbeitung
angestoßen
und über
die Leitung SMIACT die Prozessorzustände PZ0 in den zugehörigen Prozessorzustandsbereich
geladen (Zeitbereich III). Anschließend erfolgt in einem ersten
Zeitbereich I ein Auswählen
eines vorbestimmten Betriebssystems (z.B. APS1), wobei zugehörige Prozessorzustände PZ1
in die Zentraleinheit restauriert werden. Mit dem Rücksprung
(SMI-RET) aus der Interrupt-Verarbeitung SMI-C gelangt das Verfahren
in einen zweiten Zeitbereich II, in dem unter Verwendung der restaurierten
Prozessorzustände
PZ1 nunmehr die Abarbeitung des Betriebssystems APS1 in einem unterbrochenen
Bearbeitungszustand wieder aufgenommen wird. Abschließend wird
in einem dritten Zeitbereich III, wieder angestoßen durch den ein Millisekunden-SMI-Interrupt,
die Abarbeitung des vorbestimmten Betriebssystems APS1 erneut unterbrochen
und die zugehörigen
Prozessorzustände PZ1
in den zugehörigen
Prozessorzustands-Speicherbereich
abgespeichert.According to 11 Furthermore, the interrupt processing described above is triggered by the occurrence of an SMI interrupt in a time interval of one millisecond, and the processor states PZ0 are loaded via the line SMIACT into the associated processor state area (time area III). Subsequently, in a first time range I, a selection of a predetermined value occurs operating system (eg APS1), with associated processor states PZ1 be restored to the central unit. With the return (SMI-RET) from the interrupt processing SMI-C, the method enters a second time range II, in which the processing of the operating system APS1 in an interrupted processing state is now resumed using the restored processor states PZ1. Finally, in a third time range III, triggered again by the one millisecond SMI interrupt, the processing of the predetermined operating system APS1 is interrupted again and the associated processor states PZ1 are stored in the associated processor state memory area.
Gemäß 12 bis 14 wird
die Funktionsweise der Echtzeitsignal-Anpassungseinheit 8 am
Beispiel des Message-Channel-Controllers (MCH)
erläutert.According to 12 to 14 becomes the operation of the real-time signal adjustment unit 8th explained using the example of the Message Channel Controller (MCH).
In
der äußeren Schale
wird hierbei der Empfang von Nachrichtenbytes mit und ohne Zero-Bitinsertion
Z mit 64 kBit/Sekunde auf einem MCH-Eingang der virtuellen Leitungsgruppe
LTG1 im HDLC-Format dargestellt. Innerhalb einer 4 Millisekunden-Periode wird das
Endstück
einer Nachricht, zwei komplette Nachrichten und ein Anfangsstück einer
Nachricht empfangen und in einen Puffer bzw. Zwischenspeicher geschrieben.
Gemäß 13 und 14 wird
nunmehr der Zwischenspeicher während
der aktiven Bearbeitungsphase der virtuellen Leitungsgruppe LTG1
bzw. dem zugehörigen
Betriebssystem APS1 in den nächsten 4
Millisekunden durch Betrieb des HDLC-Controllers der Leitungsgruppe
mit der 8fachen Frequenz (512 kBit/Sekunde) vollständig geleert,
wodurch die bei Nachrichtenende auftretenden Interrupts damit vollständig während einer
Bearbeitungsphase der virtuellen Leitungsgruppe LTG1 auftreten.
In Senderichtung wird der gleiche Mechanismus nur umgekehrt verwendet.
Die HDLC-Controller der Leitungsgruppe werden zu diesem Zweck mit
einem schnellen Taktburst statt einem gleichmäßigen Takt betrieben. Da diese
ohnehin bis zu einem Takt von einem Megabit/Sekunde ausgelegt sind,
müssen
sie nicht geändert
werden. Somit kann die Echtzeitsignal-Anpassungseinheit teilweise oder
vollständig
allen peripheren Einheiten der Leitungsgruppe durch einfache Maßnahmen
angepasst werden, wodurch sich die externen Einheiten der abgearbeiteten
Software bzw. dem Betriebssystem 100 % kompatibel präsentieren.In the outer shell, the reception of message bytes with and without zero bit insertion Z at 64 kbit / second on an MCH input of the virtual circuit group LTG1 in HDLC format is shown here. Within a 4 millisecond period, the tail of a message, two complete messages and an initial message are received and written to a buffer. According to 13 and 14 Now, the cache is completely emptied during the active processing phase of the virtual circuit group LTG1 or the associated operating system APS1 in the next 4 milliseconds by operating the HDLC controller of the line group with 8 times the frequency (512 kbit / second), whereby the interrupts occurring at the message end to occur completely during a processing phase of the virtual circuit group LTG1. In the transmission direction, the same mechanism is used only in reverse. The HDLC controllers of the line group are operated for this purpose with a fast clock burst instead of a steady clock. Since these are designed anyway to a clock of one megabit / second, they need not be changed. Thus, the real-time signal adaptation unit can be partially or completely adapted to all peripheral units of the line group by simple measures, whereby the external units of the processed software or the operating system 100 % present compatible.
15 zeigt
eine Realisierung von sogenannten Zeitüberwachungs- bzw. Watchdog-Funktionen
der einzelnen virtuellen Leitungsgruppen. Jede virtuelle Leitungsgruppe
LTG0 bis LTG3 triggert hierbei ihren Watchdog bzw. ihre Zeitüberwachung
WD-0 bis WD-3 in
gewohnter Weise. Läuft
die Zeitüberwachung
einer Leitungsgruppe ab, z.B. wegen einer Endlosschleife im Betriebssystem,
dann löst
der Watchdog jedoch im Gegensatz zu bisher keinen direkten CPU-Reset
aus, sondern meldet dies per I/O-Register dem SMI-Interrupt-Service.
Diese SMI-Interrupt-Verarbeitung
SMI-C liest das I/O-Register vor jedem Austritt aus. Falls dort
eine abgelaufenen Zeitüberwachung
(Watchdog) einer virtuellen Leitungsgruppe erkannt wird, restauriert
er nicht den vorherigen Prozessorzustand dieser virtuellen Leitungsgruppe,
sondern den Reset-Zustand des Prozessors bzw. der Zentraleinheit 100.
Dadurch wirkt ein Zeitüberwachungs-Reset R innerhalb
einer Leitungsgruppe exakt wie bisher. 15 shows a realization of so-called time monitoring or watchdog functions of the individual virtual circuit groups. Each virtual line group LTG0 to LTG3 triggers their watchdog or their time monitoring WD-0 to WD-3 in the usual way. If the time monitoring of a line group expires, for example due to an infinite loop in the operating system, the watchdog unleashed no direct CPU reset, but instead reports this via an I / O register to the SMI interrupt service. This SMI interrupt processing SMI-C reads out the I / O register before each exit. If an expired watchdog of a virtual circuit group is detected there, it does not restore the previous processor state of this virtual circuit group but the reset state of the processor or the central processing unit 100 , As a result, a time monitoring reset R within a line group acts exactly as before.
Aus
Sicherheitsgründen
erhält
die SMI-Interrupt-Verarbeitung SMI-C selbst eine neue Zeitüberwachung
WD-IC, die im Switched-Betrieb die regelmäßige Ausführung des SMI-Codes bzw. Zeitsteuer-Programms überwacht.
Bei Ablauf erfolgt ein Reset IR nach einem sogenannten Preboot vergleichbar mit
einem Power-Up-Reset. Auf diese Weise ist auch eine Zeitüberwachung
in einer derartig modifizierten Leitungsgruppe LTG' vollständig implementiert.Out
security
receives
the SMI interrupt processing SMI-C itself a new time monitoring
WD-IC, which monitors the regular execution of the SMI code or timer program in switched mode.
Upon expiration, a reset IR is performed after a so-called preboot comparable to
a power-up reset. This is also a time monitoring
completely implemented in such a modified line group LTG '.
16 zeigt
eine vereinfachte Darstellung einer Programmaufteilung in einem
Adressraum zur Adressierung eines Speicherbereichs für eine herkömmliche
und eine erfindungsgemäße Leitungsgruppe. 16 shows a simplified representation of a program division in an address space for addressing a memory area for a conventional and a line group according to the invention.
Gemäß 16 ist
in der linken Spalte ein Speicherbereich einer herkömmlichen
Leitungsgruppe LTG und in den rechten fünf Spalten ein Speicherbereich
in der erfindungsgemäßen erweiterten
Leitungsgruppe LTG' mit
ihren virtuellen Leitungsgruppen LTG0 bis LZG3 und dem Adressraum
für die SMI-Interrupt-Verarbeitung
dargestellt. Ferner ist eine Spalte zur Veranschaulichung einer
Speicheraufteilung der erfindungsgemäßen erweiterten Leitungsgruppe
LTG' in einem Linearbetrieb,
d.h. ohne aktivierten SMI-Umschaltemechanismus dargestellt.According to 16 in the left column is a memory area of a conventional line group LTG and in the right five columns a memory area in the inventive extended line group LTG 'shown with their virtual circuit groups LTG0 to LZG3 and the address space for the SMI interrupt processing. Furthermore, a column for illustrating a memory distribution of the extended line group LTG 'according to the invention is shown in a linear mode, ie without an activated SMI switching mechanism.
Der
Speicherbereich der herkömmlichen
Leitungsgruppe LTG besteht hierbei aus 256 Megabyte RAM (mit dem
Betriebssystem APS) am Speicheranfang und 512 Kilobyte FLASH am
Speicherende. Im Linearbetrieb befinden sich am Anfang 1 Gigabyte RAM
vom dem jeweils 256 Megabyte einer der virtuellen Leitungsgruppen
LTG0 bis LTG3 zugeordnet sind. Am Speicherende befinden sich ebenfalls
512 Kilobyte FLASH. Im vier-fach-MUX-Betrieb nach Aktivierung des SMI-Umschaltemechanismusses
werden durch die vorstehend beschriebene Adressdecodierung bzw.
eine spezielle ASIC-Hardware während ihrer
aktiven Bearbeitungsphasen jeweils 256 Megabyte RAM am Speicheranfang
eingeblendet, in denen sich das eigentliche Betriebssystem (APS0
bis APS3) befindet. In einer Umschaltephase (SMIACT ist aktiv) wird
der SMI-Speicherbereich eingeblendet, wobei sich ab der Adresse
38000H 16 Kilobyte RAM, unterteilt in einen Bereich für Code und
Daten der SMI-Interrupt-Verarbeitung und weiteren 8 Bereichen zum
Sichern und Restaurieren der Prozes sorzustände der jeweiligen Leitungsgruppen,
befinden. Zu Initialisierungszwecken wird der 16 Kilobyte-Speicher im
Linear-Betrieb ab
1 Gigabyte eingeblendet. Alle Speicher-Ein- und Ausblendungen werden
hierbei im Adressdecoder der Betriebssystemspeicher-Steuereinheit
vorzugsweise mittels ASICs reälisiert.The storage area of the conventional LTG line group consists of 256 megabytes of RAM (with the APS operating system) at the beginning of the memory and 512 kilobytes of FLASH at the end of the memory. In the linear mode are located at the beginning of 1 gigabyte of RAM each of the 256 megabytes one of the virtual circuit groups LTG0 to LTG3 are assigned. At the end of storage are also 512 kilobytes FLASH. In quadruple MUX mode after activation of the SMI switching mechanism, the above-described address decoding or a special ASIC hardware during their active processing phases each display 256 megabytes of RAM at the beginning of the memory, in which the actual operating system (APS0 to APS3) located. In a switchover phase (SMIACT is active), the SMI memory area is displayed, with 16 kilobytes of RAM starting at address 38000H, subdivided into an area for code and data of the SMI interrupt processing and a further 8 areas for saving and restoring the processor states of the respective line groups. For initialization purposes, the 16-kilobyte memory is displayed in linear mode from 1 gigabyte. All memory fades in and out are here in the address decoder of the operating system memory controller preferably reälisiert by ASICs.
Der
ehemalige Boot-Code der herkömmlichen
Leitungsgruppe mit 128 Kilobyte Größe befindet sich im Linearbetrieb
der erweiterte Leitungsgruppe LTG' nicht ganz am Ende des Speicherbereichs.
Vielmehr ist hier der sogenannte PreBoot-Code und davor der SMI-Code
gemeinsam mit dem Boot-Code für
die einzelnen Leitungsgruppen in einem 512 Kilobyte großen FLASH-Speicherbereich untergebracht.Of the
former boot code of the conventional
Line group with 128 kilobyte size is in linear mode
the extended line group LTG 'is not quite at the end of the memory area.
Rather, here is the so-called PreBoot code and before the SMI code
together with the boot code for
the individual line groups are housed in a 512 kilobyte FLASH memory area.
Nach
einem Reset führt
die Zentraleinheit zuerst den PreBoot-Code aus. Dieser kopiert den SMI-Code
in den 16 Kilobyte Spiegel (RAM Mirror) und bereitet damit den SMI-Speicherbereich
für die spätere Ausführung des
SMI-Interrupts bzw. des Zeitsteuer-Programms vor. Weiterhin bereitet
er im 16 Kilobyte großen
Speicherbereich die (nicht explizit dargestellten) vier 512 Byte
großen
Prozessorzustands-Speicherbereiche entsprechend dem Prozessorzustand
nach Reset vor. Danach kopiert er den Boot-Code an das obere Ende
der jeweiligen 256 Megabyte Speicherbereiche. Da das obere Ende
des 256 Megabyte großen
Speichers bei der erweiterten Leitungsgruppe LTG' nicht genutzt wurde, ist dies softwarekompatibel
zu herkömmlichen
Leitungsgruppen. Anschließend
aktiviert das PreBoot den 4-fach-MUX-Betrieb durch Freigabe des
SMI-Interrupts. Beim Eintritt in die virtuelle Leitungsgruppe LTG1
restauriert der SMI-Interrupt nun den Prozessorzustand wie unmittelbar
nach Reset, die Betriebssystemspeicher-Zeitsteuereinheit blendet
die Speicherbereiche für
die virtuelle Leitungsgruppe LTG1 ein und die Zentraleinheit führt den
Boot-Code wie bei der herkömmlichen
Leitungsgruppe LTG am oberen Speicherende aus. Nach einer Millisekunde unterbricht
der SMI-Interrupt
die Zentraleinheit erneut, speichert den Prozessor zustand der Leitungsgruppe
LTG1 in den entsprechenden 512 Byte Prozessorzustands-Speicherbereich,
restauriert wieder den Prozessor-Reset-Zustand aus dem zweiten 512 Byte
Prozessorzustands-Speicherbereich und bootet die virtuelle Leitungsgruppe
LTG2, die nun umgeschaltet bzw. adressiert durch die Betriebssystemspeicher-Steuereinheit
nur ihren Speicher sieht. Danach folgen die Leitungsgruppen LTG3
und LTG0 in gleicher Weise.To
a reset leads
the central unit first the PreBoot code. This copies the SMI code
into the 16 kilobyte mirror (RAM Mirror) and thus prepares the SMI memory area
for the later execution of the
SMI interrupts or the timer program. Continue to prepare
he's in 16 kilobytes
Memory area the four (not explicitly shown) 512 bytes
huge
Processor state storage areas according to the processor state
after reset. Then he copies the boot code to the top
the respective 256 megabyte storage areas. Because the upper end
of the 256 megabytes
Memory was not used with the extended line group LTG ', this is software-compatible
to conventional
Line groups. Subsequently
The PreBoot activates the 4-way MUX mode by releasing the
SMI interrupts. When joining the virtual management group LTG1
The SMI interrupt now restores the processor state as immediately
after reset, the operating system memory timer unit fades
the memory areas for
the virtual line group LTG1 and the central unit leads the
Boot code as with the conventional one
Line group LTG at the upper end of storage. After a millisecond interrupts
the SMI interrupt
the central unit again stores the processor state of the circuit group
LTG1 into the corresponding 512 byte processor state memory area,
restores the processor reset state from the second 512 bytes
Processor state storage area and boots the virtual circuit group
LTG2, which is now switched or addressed by the operating system memory controller
only sees her memory. This is followed by the management groups LTG3
and LTG0 in the same way.
Während des
Umschaltens von einer Leitungsgruppe zur nächsten führt die Zentraleinheit das
Zeitsteuer-Programm bzw. die SMI-Interrupt-Verarbeitung durch. Diese
kann zu Kontrollzwecken Zugriff auf alle 256 Megabyte-Bereiche der
virtuellen Leitungsgruppen ab dem ersten Gigabyte und auf das 512
Kilobyte große
FLASH am Speicherende dadurch erhalten, dass dieser Speicherbereich
durch die Betriebssystemspeicher-Steuereinheit
während dieser
Zeit entsprechend eingeblendet wird. Auf diese Weise können z.B.
Routineprüfungen
des Boot-Codes innerhalb
eines Leitungsgruppen-Speichers mit dem FLASH-Original durchgeführt werden. Eine
Leitungsgruppe erreicht während
ihrer Laufzeit nur ihren zugehörigen
DRAM-Speicher und
kapselt sich damit von den anderen Leitungsgruppen sicher ab. Der
FLASH-Speicher wird jedoch während
der Laufzeit jeder Leitungsgruppe ab dem ersten Gigabyte eingeblendet,
um FLASH-Updates zu ermöglichen,
die natürlich
von einer Leitungsgruppe zu einer Zeit durch Kommunikation mit der übergeordneten Steuerung
des Koordinationsprozessors CP ausgeführt werden können. Durch
Kommunikation mit dem SMI-Code
kann nach erfolgreicher Neuprogrammierung des FLASHs dann ein Reset
und ein Neustart mit PreBoot ausgelöst werden.During the
Switching from one line group to the next, the central unit performs the
Time control program or the SMI interrupt processing by. These
can access all 256 megabytes of the area for control purposes
virtual circuit groups from the first gigabyte and to the 512
Kilobytes big
FLASH at the end of memory obtained by this memory area
through the operating system memory controller
during this
Time is displayed accordingly. In this way, e.g.
routine tests
of the boat code inside
a line group memory with the FLASH original. A
Steering group reached during
their term only their associated
DRAM memory and
thus securely encapsulates itself from the other management groups. Of the
FLASH memory is however during
the duration of each group of lines from the first gigabyte on,
to enable FLASH updates,
the course
from one line group at a time by communicating with the parent controller
of the coordination processor CP can be executed. By
Communication with the SMI code
After a successful reprogramming of the FLASH, you can reset it
and rebooting with PreBoot.
17 zeigt
in gleicher Weise die Aufteilung des I/O-Bereichs für eine herkömmliche
Leitungsgruppe LTG und die erfindungsgemäß erweiterte Leitungsgruppe
LTG'. Wiederum befinden
sich im herkömmlichen
Ein-/Ausgabe-Bereich mit einem gesamten Adressraum von Null bis
64 Kilobyte am Speicheranfang ein Kilobyte, weitere zwei Kilobyte ab
der Adresse 4000H und ein Kilobyte am Speicherende. Bei der I/O-Adressaufteilung
im Linear-Betrieb der erweiterten Leitungsgruppe LTG' befinden sich am
Speicheranfang vier Kilobyte I/O-Adressen, von denen jeweils ein
Kilobyte einer der Leitungsgruppen LTG0 bis LTG3 zugeordnet sind.
Der I/O-Bereich ab der Adresse 4000H und am Speicherende wird in gleicher
Weise vervierfacht. Die nächsten
fünf Spalten
zeigen den Adressraum des I/O-Bereichs im vier-fach-MUX-Betrieb
nach Aktivierung des SMI-Umschaltemechanismus. Jeder virtuellen
Leitungsgruppe LTG0 bis LTG3 werden während ihrer aktiven Phase ihre
I/O-Bereiche entsprechend der herkömmlichen Leitungsgruppe LTG
eingeblendet, wodurch in der Umschaltephase (SMIACT ist aktiv) der
I/O-Bereich der
Aufteilung in den virtuellen Leitungsgruppen der herkömmlichen
Leitungsgruppe entspricht. Zusätzlich
zu den I/O-Bereichen der herkömmlichen
Leitungsgruppe wird ein neuer I/O-Bereich (1 Kilobyte) mit Registern
zur Einschaltung und Steuerung des SMI-Umschaltemechanismus implementiert.
Dieser ist im Linearbetrieb und während des SMI-Service an der
gleichen Adresse eingeblendet. Alle I/O-Register Ein- und Ausblendungen
werden in einem Adressdecoder der Betriebssystemspeicher-Steuereinheit
realisiert. 17 shows in the same way the division of the I / O area for a conventional line group LTG and the invention extended line group LTG '. Again, in the conventional input / output area with a total address space of zero to 64 kilobytes at the beginning of memory one kilobyte, another two kilobytes from the address 4000H and a kilobyte at the end of memory. For the I / O address distribution in linear operation of the extended line group LTG ', four kilobyte I / O addresses are located at the beginning of the memory, of which one kilobyte is assigned to one of the line groups LTG0 to LTG3. The I / O range from the address 4000H and at the end of the memory is quadrupled in the same way. The next five columns show the address space of the I / O area in quadruple MUX mode after activating the SMI switching mechanism. Each virtual circuit group LTG0 to LTG3 display their I / O areas according to the conventional line group LTG during their active phase, whereby during the switching phase (SMIACT is active) the I / O area corresponds to the division in the virtual line groups of the conventional line group. In addition to the traditional line group's I / O areas, a new 1 kilobyte I / O area is implemented with registers for enabling and controlling the SMI switching mechanism. This is displayed in linear mode and during the SMI service at the same address. All I / O register fades are realized in an address decoder of the operating system memory control unit.
Die
Erfindung wurde vorstehend anhand eines 4-fach-geschalteten-Betriebssystems
für eine Leitungsgruppe
in einer Vermittlungsanlage beschrieben. Sie ist jedoch nicht darauf
beschränkt
und umfasst in gleicher Weise eine Vorrichtung und ein Verfahren
zum quasi-gleichzeitigen Durchführen
einer beliebigen Anzahl von Betriebssystemen in einem beliebigen
Umgebungssystem. Ferner wurde vorstehend die Verwendung einer Vielzahl
von gleichen Betriebssystemen vorgeschlagen. In gleicher Weise sind
jedoch auch verschiedene Betriebssysteme zur Verarbeitung mittels
einer Zentraleinheit durch die vorgeschlagene Vorrichtung ermöglicht.The invention has been described above on the basis of a 4-fold operating system for a Management group described in a switching system. However, it is not limited thereto and equally includes an apparatus and method for quasi-concurrently performing any number of operating systems in any environment system. Furthermore, the use of a plurality of identical operating systems has been proposed above. In the same way, however, various operating systems for processing by means of a central processing unit are made possible by the proposed device.
