DE102010028231A1 - Speichermodul zur gleichzeitigen Bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren Speicherbereichs - Google Patents

Speichermodul zur gleichzeitigen Bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren Speicherbereichs Download PDF

Info

Publication number
DE102010028231A1
DE102010028231A1 DE102010028231A DE102010028231A DE102010028231A1 DE 102010028231 A1 DE102010028231 A1 DE 102010028231A1 DE 102010028231 A DE102010028231 A DE 102010028231A DE 102010028231 A DE102010028231 A DE 102010028231A DE 102010028231 A1 DE102010028231 A1 DE 102010028231A1
Authority
DE
Germany
Prior art keywords
memory module
memory
secure
read
microcontroller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010028231A
Other languages
English (en)
Inventor
Markus Ihle
Axel Aue
Robert Szerwinski
Oliver Bubeck
Jan Hayek
Jamshid Shokrollahi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102010028231A priority Critical patent/DE102010028231A1/de
Priority to PCT/EP2010/065858 priority patent/WO2011134541A1/de
Priority to EP10774169.6A priority patent/EP2564389B1/de
Priority to EP13170311.8A priority patent/EP2637173B1/de
Priority to CN201080066463.8A priority patent/CN102844815B/zh
Priority to US13/642,922 priority patent/US8976585B2/en
Priority to KR1020127028010A priority patent/KR101789846B1/ko
Priority to JP2013506504A priority patent/JP5876473B2/ja
Publication of DE102010028231A1 publication Critical patent/DE102010028231A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification

Abstract

Die vorliegende Erfindung betrifft ein Speichermodul (230) zur gleichzeitigen Bereitstellung wenigstens eines sicheren (163) und wenigstens eines unsicheren (133) Speicherbereichs, wobei das Speichermodul (230) eine eigene Schreib-/Leseelektronikeinheit (132, 162) für jeden der Speicherbereiche (133, 163) und wenigstens einen gemeinsamen Analogschaltungsteil (234), wie z. B. eine Spannungsversorgungsschaltung zur Versorgung der Schreib-/Leseelektronikeinheiten (132, 162) und/oder der Speicherbereiche (133, 163), umfasst. Die Erfindung betrifft auch einen Mikrocontroller (200) mit einem solchen Speichermodul (230). Insbesondere bei Flash-Speicher kann so bspw. eine Ladungspumpe und/oder eine Schreib-/Leseverstärkerbank eingespart werden.

Description

  • Die vorliegende Erfindung betrifft ein Speichermodul zur gleichzeitigen Bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren Speicherbereichs sowie einen Mikrocontroller mit einem solchen Speichermodul.
  • Stand der Technik
  • Die vorliegende Erfindung betrifft das Gebiet von sog. sicheren Mikrocontrollern (secure mikrocontroller), insbesondere im Automotive-Bereich. Bei den meisten Anwendungen in sicherheitsrelevanten Bereichen ist das unmanipulierbare oder das nicht-einsehbare Abspeichern von Daten eine wesentliche Grundanforderung. Schlüssel für symmetrische Verfahren oder private Schlüssel von asymmetrischen Verfahren sind Geheimnisse und müssen somit vor Angreifern geheim gehalten werden. Andere Anwendungsfälle erfordern zumindest einen Schutz vor Veränderung, z. B. das Abspeichern von Seriennummern oder Kilometerständen, das Unterbinden von Chiptuning usw.
  • Es ist deshalb üblich, sichere Umgebungen für die Ausführung von Funktionen, die diese Geheimnisse einsehen und/oder verändern müssen, bereitzustellen. Diese Umgebungen umfassen in der Regel eine ”secure CPU” (sichere CPU) sowie ein separates Speichermodul für das sichere nicht-flüchtige Speichern von Daten, auch als ”Secure NVM” (NVM = Non Volatile Memory) bezeichnet, das nur über die ”secure CPU” angesprochen werden kann.
  • Es ist angedacht, zur Bereitstellung von sicheren Funktionen Mikrocontroller zu verwenden, die neben den üblichen Mikrocontroller-Komponenten, wie CPU, Speichermodule, Bus, I/O-Schnittstellen usw., auch eine sichere CPU sowie ein sicheres Speichermodul umfassen. Das Bereitstellen der sicheren Umgebung in einem Mikrocontroller ist jedoch relativ aufwändig, was insbesondere auf die Technologie der heute üblicherweise verwendeten nicht-flüchtigen Speicher zurückzuführen ist. Das sichere Speichermodul ist normalerweise als Flash-Modul ausgebildet und umfasst – wie alle Flash-Speichermodule – die eigentlichen Speicherzellen (Transistoren), eine Schreib-/Leseelektronik zum Betreiben des Speichers (z. B. State Machine, Adresspuffer, Datenpuffer, Zeilendecoder, Spaltendecoder usw.), eine Schnittstelleneinheit zur Anbindung der Schreib-/Leseelektronik an den internen Mikrocontroller-Bus sowie einen Analogschaltungsteil zur Spannungsversorgung und/oder -verstärkung u. ä. Insbesondere dieser Analogschaltungsteil, der üblicherweise (z. B. Flash, EEPROM) eine Ladungspumpe (charge pump) und eine Verstärkerbank umfasst, benötigt sehr viel Chipfläche und führt zu maßgeblichen Kosten des Moduls.
  • Es ist deshalb wünschenswert, in sicheren Mikrocontrollern möglichst nur ein Speichermodul zur Aufnahme sicherer sowie unsicherer Daten einsetzen zu müssen. Bei den im Stand der Technik eingesetzten Speichermodulen kann jedoch der auf einen solchen Speicher zugreifende Teilnehmer (üblicherweise eine CPU) den gesamten Datenbereich einsehen und modifizieren, so dass jeweils ein Speichermodul für sichere Daten und unsichere Daten eingesetzt wird.
  • Offenbarung der Erfindung
  • Erfindungsgemäß wird ein Speichermodul mit den Merkmalen des Patentanspruchs 1 vorgeschlagen. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche sowie der nachfolgenden Beschreibung.
  • Vorteile der Erfindung
  • Die Erfindung basiert auf der Idee, die gleichzeitige Bereitstellung von sicheren und nicht-sicheren bzw. unsicheren Speicherbereichen in einem Speichermodul besonders einfach zu machen, wenn dabei nur die für die Bereitstellung der Sicherheitsfunktionalität notwendigen Elemente mehrfach und alle anderen Elemente möglichst nur einfach ausgebildet werden. Insbesondere kann ein Speichermodul gleichzeitig sichere und unsichere Speicherbereiche bereitstellen, wenn für jeden Speicherbereich eine eigene Schreib-/Leseelektronikeinheit vorgesehen ist, wobei jedoch für alle Schreib-/Leseelektronikeinheiten nur ein Analogschaltungsteil, wie z. B. eine Spannungsversorgungsschaltung, in dem Speichermodul vorgesehen ist. Die Erfindung beschreibt ein erweitertes Speichermodul, das die gemeinsame Nutzung eines großen Speichers für mehrere Teilnehmer ermöglicht. Es erlaubt den Teilnehmern, jeweils für sich exklusive Teile zu nutzen, wodurch die Sicherheit der geheimen und/oder unmanipulierbaren Daten gewährleistet bleibt. Vorteilhaft kann ein erfindungsgemäßes Speichermodul als ein einzelnes sog. Hard Macro auf dem Chip definiert werden.
  • Vorteilhafterweise wird nur eine Schnittstelleneinheit zur Anbindung der Schreib-/Leseelektronikeinheiten vorgesehen. Im Ergebnis werden somit mehrere Speicherbereiche mit eigenen Schreib-/Leseelektronikeinheiten in einem einzigen Speichermodul bereitgestellt, wobei jedoch besonders vorteilhaft auf überzählige Schnittstelleneinheiten verzichtet wird.
  • Gemäß einer vorteilhaften Ausgestaltung der Erfindung ist das Speichermodul als Flash-Speichermodul ausgebildet, wobei dann zur Versorgung der vorgesehenen Anzahl von Speicherbereichen und Schreib-/Leseeinheiten nur eine Ladungspumpe und/oder eine Verstärkerbank (Schreib-/Leseverstärker-Bank) vorgesehen ist. Insbesondere bei Flash-Speicher entfaltet die Erfindung besondere Vorteile, da hier die Spannungsversorgungsschaltung als Bestandteil des Analogschaltungsteils besonders aufwändig ist.
  • Weitere Vorteile und Ausgestaltungen der Erfindung ergeben sich aus der Beschreibung und der beiliegenden Zeichnung.
  • Es versteht sich, dass die vorstehend genannten und die nachfolgend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.
  • Die Erfindung ist anhand eines Ausführungsbeispiels in der Zeichnung schematisch dargestellt und wird im Folgenden unter Bezugnahme auf die Zeichnung ausführlich beschrieben.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt schematisch den Aufbau eines sicheren Microcontrollers, der nicht vom Schutzbereich der Erfindung umfasst ist,
  • 2 zeigt schematisch den Aufbau eines Mikrocontrollers umfassend ein Speichermodul gemäß einer bevorzugten Ausführungsform der Erfindung.
  • Ausführungsform(en) der Erfindung
  • In den 1 und 2 sind jeweils nur die für die Erfindung relevanten Komponenten eines Mikrocontrollers dargestellt, wobei gleiche Elemente mit gleichen Bezugszeichen versehen sind.
  • In 1 ist ein sicherer Mikrocontroller schematisch dargestellt und insgesamt mit 100 bezeichnet. Der Mikrocontroller 100 umfasst eine Haupt-Recheneinheit bzw. Haupt-CPU 110, die an einem mikrocontrollerinternen Bus 120 angebunden ist. Mit dem Bus 120 steht ebenfalls ein erstes Speichermodul 130 in Verbindung, das zur nicht-sicheren Aufnahme von Daten vorgesehen ist.
  • In dem Mikrocontroller 100 wird weiterhin eine sichere Umgebung 140 durch eine sichere CPU 150 sowie ein sicheres Speichermodul 160 bereitgestellt. Zur Ausführung sicherer Funktionen wird die sichere CPU 150 über den Bus 120 angesprochen und greift dann, falls nötig, auf das sichere Speichermodul 160 zu.
  • Die Speichermodule 130 und 160 sind im Wesentlichen gleich aufgebaut und verfügen jeweils über eine Schnittstelleneinheit 131 bzw. 161 zur Anbindung des Speichermoduls an den mikrocontrollerinternen Bus 120, eine Schreib-/Leseelektronikeinheit 132 bzw. 162 sowie die eigentlichen Speicherbereiche 133 bzw. 163. Die Speichermodule 130 und 160 umfassen zweckmäßigerweise Flash-Speicher, so dass die Speicherbereiche 133 und 163 eine Anzahl von Floating-Gate-Transistoren als Speicherzellen umfassen. Weiterhin umfassen die Speichermodule 130 und 160 jeweils einen Analogschaltungsteil 134 bzw. 164, die im beschriebenen Beispiel eines Flash-Speichers zumindest eine Spannungsversorgungsschaltung mit einer Ladungspumpe sowie eine Schreib-/Leseverstärkerbank umfassen. Die Schreib-/Leseelektronikeinheiten 132 und 162 umfassen jeweils z. B. eine State Machine, Adresspuffer, Datenpuffer, Zeilendecoder, Spaltendecoder usw. Die Speichermodule 130 und 160 sind separate Module und somit jeweils als ein eigenes Hard Macro auf der Chipfläche definiert.
  • In 2 ist ein Mikrocontroller 200 gemäß einer bevorzugten Ausführungsform der Erfindung schematisch dargestellt. Der Mikrocontroller 200 umfasst ebenfalls eine Anzahl von Komponenten, von denen wiederum nur die für die Erfindung relevanten abgebildet sind. Dabei sind Komponenten, die bereits in 1 gezeigt sind, mit gleichen Bezugszeichen versehen.
  • Der Mikrocontroller 200 umfasst ein Speichermodul 230 gemäß einer bevorzugten Ausführungsform der Erfindung. Das Speichermodul 230 ist zur gleichzeitigen Bereitstellung eines unsicheren Speicherbereichs 133 sowie eines sicheren Speicherbereichs 163 ausgebildet. Die Speicherbereiche 133 und 163 sind jeweils mit einer zugehörigen Schreib-/Leseelektronikeinheit 132 bzw. 162 versehen. Die Schreib-/Leseelektronikeinheiten 132 und 162 umfassen jeweils z. B. eine State Machine, Adresspuffer, Datenpuffer, Zeilendecoder, Spaltendecoder usw., d. h. im Wesentlich die Elemente, die zum Bereitstellen sicher getrennter Speicherbereiche notwendig sind.
  • Vorteilhafterweise verfügt das Speichermodul 230 jedoch nur über einen einzigen Analogschaltungsteil 234, der im Falle von Flash-Speicher insbesondere eine Spannungsversorgungsschaltung mit Ladungspumpe und/oder eine Schreib-/Leseverstärkerbank umfasst, und der zur Versorgung aller Elemente des Speichermoduls 230 dient.
  • Gemäß der dargestellten bevorzugten Ausführungsform werden die Schreib-/Leseelektronikeinheiten 132 und 162 über eine einzige Schnittstelleneinheit 231 nach außen angebunden, im vorliegenden Fall an den mikrocontrollerinternen Bus 120.
  • Vorteilhafterweise kann das Speichermodul 230 zur gleichzeitigen Bereitstellung von sicheren und unsicheren bzw. nicht-sicheren Speicherbereichen als ein Hard Macro auf der Chipfläche definiert werden.
  • Gemäß der hier dargestellten Ausführungsform der Erfindung ist die sichere CPU 150 über eine Identifikationsverbindung 240 mit dem sicheren Speichermodul 230 bzw. dessen Schnittstelleneinheit 231 verbunden. Durch Hinzufügen einer entsprechenden Schaltungslogik in die Schnittstelleneinheit 231 kann der Zugriff von Teilnehmern auf die unterschiedlichen Speicherbereiche 133 und 163 eingeschränkt werden, wenn der den Zugriff ausübende Teilnehmer eindeutig identifizierbar ist. Die eindeutige Identifikation kann beispielsweise durch die Identifikationsverbindung 240 erfolgen. Die Identifikation kann jedoch auch über den Bus 120 stattfinden, wozu beispielsweise bekannte Signale, wie z. B. ein Master-Interface-Identifier, verwendet werden kann.
  • Obwohl im vorliegenden Beispiel nur zwei Teilnehmer, d. h. die CPUs 110 und 150, auf nur zwei Speicherbereiche, d. h. die Speicherbereiche 133 und 163, in dem sicheren Speichermodul 230 zugreifen, ist die Erfindung nicht auf diese Ausführungsform beschränkt. Vielmehr sind unabhängig voneinander beliebig viele Teilnehmer und beliebig viele Speicherbereiche bereitstellbar.

Claims (11)

  1. Speichermodul (230) zur gleichzeitigen Bereitstellung wenigstens eines sicheren (163) und wenigstens eines unsicheren (133) Speicherbereichs, wobei das Speichermodul (230) eine eigene Schreib-/Leseelektronikeinheit (132, 162) für jeden der Speicherbereiche (133, 163) und wenigstens einen gemeinsamen Analogschaltungsteil (234) für mehrere Schreib-/Leseelektronikeinheiten (132, 162) und/oder mehrere Speicherbereiche (133, 163) umfasst.
  2. Speichermodul (230) nach Anspruch 1, wobei das Speichermodul (230) genau einen Analogschaltungsteil (234) für alle Schreib-/Leseelektronikeinheiten (132, 162) und/oder alle Speicherbereiche (133, 163) umfasst.
  3. Speichermodul (230) nach Anspruch 1 oder 2, wobei der Analogschaltungsteil (234) eine Spannungsversorgungsschaltung zur Versorgung der Schreib-/Leseelektronikeinheiten (132, 162) und/oder Speicherbereiche (133, 163) umfasst.
  4. Speichermodul (230) nach einem der vorstehenden Ansprüche, wobei das Speichermodul (230) wenigstens eine gemeinsame Schnittstelleneinheit (231) zur Anbindung von wenigstens zwei Schreib-/Leseelektronikeinheiten (132, 162) umfasst.
  5. Speichermodul (230) nach Anspruch 4, wobei das Speichermodul (230) genau eine Schnittstelleneinheit (231) zur Anbindung aller Schreib-/Leseelektronikeinheiten (132, 162) umfasst.
  6. Speichermodul (230) nach einem der vorstehenden Ansprüche, wobei die Speicherbereiche (133, 163) als Flash-Speicherbereiche ausgebildet sind und der Analogschaltungsteil (234) eine Ladungspumpe und/oder eine Schreib-/Leseverstärkerbank umfasst.
  7. Mikrocontroller (200) umfassend ein Speichermodul (230) nach einem der vorstehenden Ansprüche.
  8. Mikrocontroller (200) nach Anspruch 7, umfassend wenigstens eine Haupt-CPU (110) sowie wenigstens eine sichere CPU (150), die jeweils mit dem Speichermodul (230) verbunden sind und auf dieses zum Schreiben und/oder Lesen von unsicheren bzw. sicheren Daten zugreifen.
  9. Mikrocontroller (200) nach Anspruch 8, wobei die wenigstens eine Haupt-CPU (110) sowie die wenigstens eine sichere CPU (150) jeweils über eine mikrocontrollerinterne Busverbindung (120) mit der Schnittstelleneinheit (231) des Speichermoduls (230) verbunden sind.
  10. Mikrocontroller (200) nach Anspruch 8 oder 9, wobei die wenigstens eine sichere CPU (150) zusätzlich über eine zusätzliche Identifikationsverbindung (240) mit dem Speichermodul (230) verbunden ist.
  11. Mikrocontroller (200) nach Anspruch 10, wobei die wenigstens eine sichere CPU (150) über die Identifikationsverbindung (240) mit der Schnittstelleneinheit (231) des Speichermoduls (230) verbunden ist.
DE102010028231A 2010-04-27 2010-04-27 Speichermodul zur gleichzeitigen Bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren Speicherbereichs Withdrawn DE102010028231A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102010028231A DE102010028231A1 (de) 2010-04-27 2010-04-27 Speichermodul zur gleichzeitigen Bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren Speicherbereichs
PCT/EP2010/065858 WO2011134541A1 (de) 2010-04-27 2010-10-21 Speichermodul zur gleichzeitigen bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren speicherbereichs
EP10774169.6A EP2564389B1 (de) 2010-04-27 2010-10-21 Speichermodul zur gleichzeitigen bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren speicherbereichs
EP13170311.8A EP2637173B1 (de) 2010-04-27 2010-10-21 Speichermodul zur gleichzeitigen Bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren Speicherbereichs
CN201080066463.8A CN102844815B (zh) 2010-04-27 2010-10-21 用于同时提供至少一个安全存储区域和至少一个非安全存储区域的存储模块
US13/642,922 US8976585B2 (en) 2010-04-27 2010-10-21 Memory module for simultaneously providing at least one secure and at least one insecure memory area
KR1020127028010A KR101789846B1 (ko) 2010-04-27 2010-10-21 하나 이상의 보안 메모리 영역과 하나 이상의 비보안 메모리 영역을 동시에 제공하기 위한 메모리 모듈
JP2013506504A JP5876473B2 (ja) 2010-04-27 2010-10-21 少なくとも１つのセキュアなメモリ領域と少なくとも１つの非セキュアなメモリ領域とを同時に提供するメモリモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010028231A DE102010028231A1 (de) 2010-04-27 2010-04-27 Speichermodul zur gleichzeitigen Bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren Speicherbereichs

Publications (1)

Publication Number Publication Date
DE102010028231A1 true DE102010028231A1 (de) 2011-10-27

Family

ID=43640169

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010028231A Withdrawn DE102010028231A1 (de) 2010-04-27 2010-04-27 Speichermodul zur gleichzeitigen Bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren Speicherbereichs

Country Status (7)

Country Link
US (1) US8976585B2 (de)
EP (2) EP2637173B1 (de)
JP (1) JP5876473B2 (de)
KR (1) KR101789846B1 (de)
CN (1) CN102844815B (de)
DE (1) DE102010028231A1 (de)
WO (1) WO2011134541A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010063717A1 (de) 2010-12-21 2012-06-21 Bayerische Motoren Werke Aktiengesellschaft Verfahren zum Verbinden mindestens zweier Bauteile gemäß dem Oberbegriff des Patentanspruches 1
CN103559460B (zh) * 2013-11-06 2016-06-08 深圳国微技术有限公司 一种条件接收卡cam及数据处理方法
CN104778794B (zh) * 2015-04-24 2017-06-20 华为技术有限公司 移动支付装置和方法
KR102429906B1 (ko) 2015-10-13 2022-08-05 삼성전자주식회사 스토리지 장치, 상기 스토리지 장치와 통신하는 호스트 및 상기 스토리지 장치를 포함하는 전자 장치
FR3043228B1 (fr) * 2015-11-03 2018-03-30 Proton World International N.V. Demarrage controle d'un circuit electronique
CN107526693A (zh) * 2017-08-11 2017-12-29 致象尔微电子科技（上海）有限公司 一种基于线性映射表的内存隔离方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4744062A (en) * 1985-04-23 1988-05-10 Hitachi, Ltd. Semiconductor integrated circuit with nonvolatile memory
US5267218A (en) * 1992-03-31 1993-11-30 Intel Corporation Nonvolatile memory card with a single power supply input
US5293424A (en) * 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
US5491809A (en) * 1993-01-05 1996-02-13 Texas Instruments Incorporated Smart erase algorithm with secure scheme for flash EPROMs
KR970008188B1 (ko) * 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
JPH0844628A (ja) * 1994-08-03 1996-02-16 Hitachi Ltd 不揮発性メモリ、およびそれを用いたメモリカード、情報処理装置、ならびに不揮発性メモリのソフトウェアライトプロテクト制御方法
US5749088A (en) * 1994-09-15 1998-05-05 Intel Corporation Memory card with erasure blocks and circuitry for selectively protecting the blocks from memory operations
US5732017A (en) * 1997-03-31 1998-03-24 Atmel Corporation Combined program and data nonvolatile memory with concurrent program-read/data write capability
US6094724A (en) * 1997-11-26 2000-07-25 Atmel Corporation Secure memory having anti-wire tapping
US6122216A (en) * 1998-12-09 2000-09-19 Compaq Computer Corporation Single package dual memory device
US6510501B1 (en) * 1999-05-11 2003-01-21 National Semiconductor Corporation Non-volatile memory read/write security protection feature selection through non-volatile memory bits
DE69923548D1 (de) * 1999-06-22 2005-03-10 St Microelectronics Srl Flashkompatibler EEPROM Speicher
TW519651B (en) 2000-06-27 2003-02-01 Intel Corp Embedded security device within a nonvolatile memory device
JP2002353960A (ja) * 2001-05-30 2002-12-06 Fujitsu Ltd コード実行装置およびコード配布方法
KR100543442B1 (ko) * 2002-09-06 2006-01-23 삼성전자주식회사 불 휘발성 반도체 메모리 장치의 메모리 블록들의 쓰기방지 영역을 설정하는 장치
AU2003274383A1 (en) * 2002-11-18 2004-06-15 Arm Limited Processor switching between secure and non-secure modes
JP2004265162A (ja) * 2003-03-03 2004-09-24 Renesas Technology Corp 記憶装置およびアドレス管理方法
US7318171B2 (en) * 2003-03-12 2008-01-08 Intel Corporation Policy-based response to system errors occurring during OS runtime
KR100532442B1 (ko) * 2003-06-17 2005-11-30 삼성전자주식회사 데이터 처리방법 및 데이터 처리장치
JP2005011151A (ja) * 2003-06-20 2005-01-13 Renesas Technology Corp メモリカード
JP4750719B2 (ja) * 2004-11-26 2011-08-17 パナソニック株式会社 プロセッサ、セキュア処理システム
US7412579B2 (en) * 2004-12-30 2008-08-12 O'connor Dennis M Secure memory controller
US8245000B2 (en) * 2005-05-20 2012-08-14 Stec, Inc. System and method for managing security of a memory device
WO2007004219A2 (en) * 2005-07-04 2007-01-11 Discretix Technologies Ltd. System, device and method of verifying that a code is executed by a processor
US20070150754A1 (en) * 2005-12-22 2007-06-28 Pauly Steven J Secure software system and method for a printer
US7765399B2 (en) 2006-02-22 2010-07-27 Harris Corporation Computer architecture for a handheld electronic device
US8209550B2 (en) * 2007-04-20 2012-06-26 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for protecting SIMLock information in an electronic device
US8738926B2 (en) * 2008-01-10 2014-05-27 Intel Mobile Communications GmbH Data processing system, method for executing a cryptographic algorithm and method for preparing execution of a cryptographic algorithm
US8370644B2 (en) * 2008-05-30 2013-02-05 Spansion Llc Instant hardware erase for content reset and pseudo-random number generation
JP2009289155A (ja) * 2008-05-30 2009-12-10 Panasonic Corp 半導体記憶装置
JP4906122B2 (ja) * 2008-07-07 2012-03-28 ルネサスエレクトロニクス株式会社 半導体処理装置及びｉｃカード
JP4406463B2 (ja) 2008-07-29 2010-01-27 東芝電子エンジニアリング株式会社 カラーフィルタパネルの製造装置
US8910307B2 (en) * 2012-05-10 2014-12-09 Qualcomm Incorporated Hardware enforced output security settings

Also Published As

Publication number Publication date
JP5876473B2 (ja) 2016-03-02
EP2564389A1 (de) 2013-03-06
US8976585B2 (en) 2015-03-10
EP2564389B1 (de) 2015-06-17
JP2013528888A (ja) 2013-07-11
KR20130071425A (ko) 2013-06-28
EP2637173A2 (de) 2013-09-11
KR101789846B1 (ko) 2017-10-25
WO2011134541A1 (de) 2011-11-03
CN102844815A (zh) 2012-12-26
EP2637173B1 (de) 2020-12-09
CN102844815B (zh) 2015-11-25
US20130128664A1 (en) 2013-05-23
EP2637173A3 (de) 2017-08-23

Similar Documents

Publication Publication Date Title
EP2564389B1 (de) Speichermodul zur gleichzeitigen bereitstellung wenigstens eines sicheren und wenigstens eines unsicheren speicherbereichs
DE69433320T2 (de) Ferngesteuerter rreprogrammierbarer programmspeicher fuer einen mikrokontroller
DE4000787C2 (de) Elektrisch loesch- und programmierbare halbleiterspeichervorrichtung
DE60103397T2 (de) Gesicherter eeprom-speicher mit fehlerkorrekturschaltung
DE102004056088B4 (de) Speichersystem mit Flashspeicher
DE112010000955T5 (de) NAND-Flasharchitektur mit mehrstufiger Zeilendecodierung
DE10329627B4 (de) Flash-Speicherbaustein
DE102008003938A1 (de) Verfahren zum Scramblen von Adressendaten und Speichersystem
DE112015004531T5 (de) Latch-Initialisierung für eine Datenspeichervorrichtung
DE112004002851B4 (de) Halbleitervorrichtung und Programmierverfahren
DE102020107504A1 (de) Nichtflüchtiges speicher-array, das zur leistungsverbesserung von beiden seiten angesteuert wird
DE112020005395T5 (de) Kapazitätserweiterung für speicher-untersysteme
DE102016103106A1 (de) Reduzierung von Leckstrom in 3D-NAND-Speichern
DE112017002905T5 (de) Verfahren und Einrichtungen zum Reduzieren von Programmierstörungen in nichtflüchtigen Speicherzellenanordnungen
DE112006001769T5 (de) System, Gerät und Verfahren zum selektiven Betreiben eines mit einem Token verbundenen Hosts
DE102007056387B4 (de) Flash-Speicherelement und Verfahren zum Programmieren eines Flash-Speicherelements
DE112004002973B4 (de) Halbleiterbauelement und Verfahren zum Schreiben von Daten
DE102004004308A1 (de) Halbleiterbaustein und Testschaltung zum effektiven Ausführen eines Verifizierungstests für nichtflüchtige Speicherzellen
DE112008000750T5 (de) NAN-Flash-Speicher mit hierarchischer Bitleitungs-und-Wortleitungs-Architektur
DE102022210841A1 (de) Speichervorrichtung und betriebsverfahren der speichervorrichtung
DE60005064T2 (de) Flashspeicherarchitektur unter verwendung von drei metalschichtenverbindung
DE102007029371A1 (de) Verfahren zum Verbergen defekter Speicherzellen und Halbleiterspeicher
DE2452319A1 (de) Decodiererschaltung
DE102008014123B4 (de) Speicher mit Sense-Amplifier und Referenzstromerzeugung
DE102016208654A1 (de) Mikrocontroller

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination