CN205453978U - 图像处理电路和成像系统 - Google Patents

图像处理电路和成像系统 Download PDF

Info

Publication number
CN205453978U
CN205453978U CN201620261232.7U CN201620261232U CN205453978U CN 205453978 U CN205453978 U CN 205453978U CN 201620261232 U CN201620261232 U CN 201620261232U CN 205453978 U CN205453978 U CN 205453978U
Authority
CN
China
Prior art keywords
data
image processing
row
test
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620261232.7U
Other languages
English (en)
Inventor
李彦平
D·R·恩格勒布瑞克特
R·戴维斯
A·赫尔南德兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN205453978U publication Critical patent/CN205453978U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00Diagnosis, testing or measuring for television systems or their details
    • H04N17/002Diagnosis, testing or measuring for television systems or their details for television cameras
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/68Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/682Vibration or motion blur correction
    • H04N23/683Vibration or motion blur correction performed by a processor, e.g. controlling the readout of an image memory
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith

Abstract

本实用新型提供了图像处理电路和成像系统。一个目的是解决与现有技术中存在的一个或更多个问题相关的问题。根据本实用新型的一个方面,提供一种图像处理电路。该图像处理电路可以包括:耦接到图像传感器的控制电路,图像传感器包括以行和列布置的多个像素,控制电路被配置为在帧时间间隔的第一部分期间输出第一组数据,在帧时间间隔的继第一部分之后的第二部分期间输出第二组数据;多个图像处理块,多个图像处理块被配置为处理控制电路输出的第一组数据和第二组数据;和测试图案发生器,测试图案发生器被配置为在帧时间间隔的第二部分期间向多个图像处理块输出测试图案。一个有益技术效果可以是能够提供具有实时测试功能的改进的成像系统。

Description

图像处理电路和成像系统
技术领域
本实用新型整体涉及成像系统,更具体地讲涉及具有实时数字测试和验证功能的成像系统。
背景技术
电子设备诸如移动电话、相机和计算机通常包括成像系统,这些成像系统包括用于捕获图像的数字图像传感器。图像传感器可形成为具有二维像素阵列,这些像素将入射光子(光)转换成电信号。电子设备通常包括用于显示所捕获的图像数据的显示器。
成像系统可包括多个图像处理块,这些图像处理块对从数字图像传感器读取的数据执行图像处理操作。然而,传统的成像系统不能测试或验证图像处理块的功能,所述图像处理块用于处理在正常成像操作期间从数字图像传感器读取的数据。
在传统的成像系统中,可在离线模式下测试或验证图像处理块的功能,在该模式下,数字图像传感器的成像操作停止。因此,图像处理块的这种测试或验证可能很少发生,诸如在制造和校准设备后发生,或者仅在相机系统首次初始化或打开时才发生。
随着相机系统被用于提供在灵敏应用诸如自主车辆控制中使用的成像数据,重要的是在(如,由相机系统的终端用户)操作相机系统时,验证图像处理块是否以最佳状态或者如预期那样运行。
因此期望能够提供具有实时测试和验证功能的改进的成像系统。
实用新型内容
本实用新型的一个目的是解决与现有技术中存在的一个或更多个问题相关的问题。
根据本实用新型的一个方面,提供一种图像处理电路。该图像处理电路可以包括:耦接到图像传感器的控制电路,其中所述图像传感器包括以行和列布置的多个像素,其中所述控制电路被配置为在帧时间间隔的第一部分期间输出第一组数据,在所述帧时间间隔的继所述第一部分之后的第二部分期间输出第二组数据;多个图像处理块,所述多个图像处理块被配置为处理所述控制电路输出的所述第一组数据和第二组数据;和测试图案发生器,所述测试图案发生器被配置为在所述帧时间间隔的所述第二部分期间向所述多个图像处理块输出测试图案。
根据一个实施例,其中所述第一组数据包括第一类型数据,其中所述第二组数据包括第二类型数据,并且其中所述多个图像处理块可以包括:被配置为处理所述第一类型数据的图像处理块的第一子集;和被配置为处理所述第二类型数据的图像处理块的第二子集。
根据一个实施例,其中所述测试图案发生器可以被配置为在所述帧时间间隔的所述第二部分的至少一部分期间输出对应于所述第二类型数据的测试图案,并且其中所述图像处理块的第二子集被配置为根据所述第二类型数据处理所述测试图案,以产生经处理的测试值。
根据一个实施例,所述图像处理电路还可以包括:校验和发生器,其中所述校验和发生器被配置为根据所述经处理的测试值生成校验和值,从而将所述生成的校验和值与预定校验和值进行比较,并且在所述生成的校验和值不同于所述预定校验和值时,断言错误信号。
根据一个实施例,其中所述测试图案发生器可以被配置为在所述帧时间间隔的所述第一部分的至少一部分期间输出对应于所述第一类型数据的测试图案,其中所述图像处理块的第一子集被配置为根据所述第一类型数据处理所述测试图案,以产生另外的经处理的测试值,并且其中所述校验和发生器被进一步配置为根据所述经处理的测试值与所述另外的经处理的测试值生成校验和。
根据一个实施例,其中所述第一类型数据可以包括数字测试数据,其中所述第二类型数据包括像素数据,并且其中所述测试图案发生器被进一步配置为在所述帧时间间隔的整个所述第一部分期间输出对应于数字测试数据的测试图案。
根据一个实施例,其中所述数字测试图案发生器可以包括:多个图案发生器块。所述图案发生器块可以包括:标准图案发生器;自定义图案发生器;噪声发生器;和光标发生器。所述数字测试图案发生器还可以包括区域使能寄存器,所述区域使能寄存器选择性地将所述多个图案发生器块的相应输出包括在所生成的数字测试图案中。
根据一个实施例,其中所述区域使能寄存器可以被配置为将所述多个图案发生器块的第一子集的输出包括在所生成的数字测试图案中,使得所生成的数字测试图案对应于第一数据类型,所述第一数据类型与由所述图像传感器像素阵列生成的第一区域数据相关联,并且其中所述区域使能寄存器被配置为将所述多个图案发生器块的第二子集的输出包括在所生成的数字测试图案中,使得所生成的数字测试图案对应于第二数据类型,所述第二数据类型与由所述图像传感器像素阵列生成的第二区域数据相关联。
根据一个实施例,其中所述数字测试图案发生器可以被配置为通过叠加所述多个图案发生器块的输出来生成数字测试图案,其中所述多个图案发生器块的所述输出由所述区域使能寄存器选择性地包括在所生成的数字测试图案中。
根据本实用新型的一个方面,提供一种成像系统,所述成像系统可以包括:中央处理单元;存储器;输入-输出电路;和成像设备。所述成像设备可以包括:镜头;图像传感器,所述图像传感器包括多个像素类型,其中所述图像传感器耦接到多个图像处理块。所述多个图像处理块可以包括:校验和电路,所述校验和电路接收至少一个所述图像处理块的输出,并根据所述输出生成校验和。
根据本实用新型的实施例的一个有益技术效果可以是:能够提供具有实时测试功能的改进的成像系统。
附图说明
图1为根据本实用新型实施例的示例性系统的示意图,该示例性系统包括成像系统和主机子系统。
图2为示出根据本实用新型实施例的示例性读出帧的示意图,该示例性读出帧可由图像传感器生成。
图3为示出根据本实用新型实施例的示例性图像处理块的示意图,该示例性图像处理块可处理读出帧中的数据以执行实时图像传感器验证操作。
图4为根据本实用新型实施例的示例性组件的示意图,这些示例性组件可用于生成用于执行实时图像传感器验证操作的测试图案。
图5为根据本实用新型实施例的示例性步骤的流程图,这些示例性步骤可在进行图3所示的图像处理块的实时数字测试中由图像传感器执行。
图6为根据本实用新型实施例的示例性读出的流程图,这些示例性读出可在执行实时图像传感器测试和验证操作时于帧读出期间发生。
图7为根据实用新型实施例的成像器的框图,该成像器采用了图1至图6的一个或多个实施例。
具体实施方式
图1为一个示例性系统的示意图,该系统包括用于捕获图像的成像系统。图1中的系统900可为车辆安全系统(如,后视相机或其他车辆安全系统)、监控系统、电子设备诸如相机、移动电话、摄像机,或者任何其他所需的捕获数字图像数据的电子设备。
如图1所示,系统900可包括成像系统诸如成像系统10,以及主机子系统诸如主机子系统20。成像系统10可为在单个硅图像传感器集成电路晶粒上实现的片上成像系统。成像系统10可包括一个或多个图像传感器14以及一个或多个关联镜头13。作为例子,成像系统10中的镜头13可包括单个广角镜头或者布置成M×N阵列的M*N个单独的镜头。单独的图像传感器14可布置为对应的单个图像传感器或对应的M×N图像传感器阵列(作为例子)。M和N的值可各自等于或大于一,可各自等于或大于二,可超过10,或者可具有任何其他合适的值。
在给定的图像传感器阵列集成电路中,成像系统10中的每个图像传感器可以是相同的,或者可以有不同类型的图像传感器。举个例子,每个图像传感器可为具有(例如)480×640图像传感器像素分辨率的视频图形阵列(VGA)传感器。如果需要,也可以为图像传感器使用图像传感器像素的其他布置。例如,可使用分辨率高于VGA的图像传感器(如,高清图像传感器)、分辨率小于VGA的图像传感器以及/或者其中图像传感器并不全部相同的图像传感器阵列。
在图像捕获操作期间,每个镜头13可把光聚焦到关联图像传感器14上。图像传感器14可包括一个或多个光敏元件阵列,诸如图像像素阵列15。光敏元件(图像像素)诸如阵列15上的光电二极管可把光转换成电荷。图像传感器14还可包括控制电路17。控制电路17可包括偏置电路(如,源极跟随器负载电路)、采样保持电路、相关双采样(CDS)电路、放大器电路、模拟/数字(ADC)转换器电路、数据输出电路、存储器(如,缓冲电路)、地址电路,以及其他用于操作图像像素阵列15中的图像像素和将电荷转换成数字图像数据的电路。控制电路17可包括(例如)经由行控制线耦接至阵列15的像素行控制电路,以及经由列读出和控制线耦接至阵列15的列控制和读出电路。行控制线可被响应于行地址信号的像素行控制电路选择性地激活,所述行地址信号由控制电路17中的行地址解码器电路提供。列控制线可被响应于列地址信号的像素列驱动器电路选择性地激活,所述列地址信号由控制电路17中的列地址解码器电路提供。由此,在片上成像系统10的在线模式期间,可为每个像素提供列地址和行地址。
还可向存储和处理电路16提供来自成像系统10的静态和视频图像数据。存储和处理电路16可包括易失性存储器和/或非易失性存储器(如,随机存取存储器、闪存存储器等)。存储和处理电路16可包括微处理器、微控制器、数字信号处理器、专用集成电路等。
图像处理电路16可用于存储图像数据和执行图像处理功能诸如数据格式化、调节白平衡和曝光、实现视频稳像、脸部检测、图像数据写入控制、图像数据读取控制、输出图像像素地址到输入图像像素地址的转换等。存储和处理电路16可包括一个或多个共形图像缓冲区、像素转换引擎、写入控制引擎、读取控制引擎、插值引擎、转换引擎等。
在一种合适的布置方式中(该布置方式有时被称为片上系统(SOC)布置),图像传感器14和图像处理电路16在通用半导体衬底(如,通用硅图像传感器集成电路晶粒)上实现。如果需要,图像传感器14和图像处理电路16可在独立的半导体衬底上形成。例如,传感器14和处理电路16可在堆叠的独立衬底上形成。
成像系统10(如,处理电路16)可通过路径18将采集的图像数据传输至主机子系统20。主机子系统20可包括用于显示由成像系统10捕获的图像数据的显示器。主机子系统20可包括处理软件,该处理软件用于检测图像中的对象、检测对象在图像帧之间的运动、确定与图像中对象的距离、过滤或以其他方式处理成像系统10提供的图像。在系统900为汽车成像系统的情境中,主机子系统20可包括警告系统,该警告系统被配置成在测定到捕获图像中的对象离车辆的距离小于预定距离时生成警告(如,汽车仪表盘上的警告灯、声音警告或其他警告)。
如果需要,系统900可向用户提供许多高级功能。例如,在计算机或先进移动电话中,该系统可向用户提供运行用户应用程序的能力。为了实现这些功能,系统900的主机子系统20可具有输入-输出设备22以及存储和处理电路24。输入-输出设备22可包括键盘、输入-输出端口、操纵杆、按钮、显示器等。存储和处理电路24可包括易失性存储器和非易失性存储器(如,随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路等。
图像像素阵列15中的图像像素可各自包括光敏元件诸如光电二极管、正电源电压端子、接地电压端子以及附加电路诸如重置晶体管、源极跟随器晶体管、行选择晶体管、电荷存储节点等。图像像素阵列15中的图像像素可为三晶体管像素、各具有四个晶体管的针状光电二极管像素、全局快门像素、飞行时间像素,或者可具有任何其他合适的光转换结构。
图2为根据本实用新型实施例的可从图像像素阵列读出的示例性读出帧的示意图。如图2所示,读出帧100可示出从可见像素数据读出的以及连同可见像素数据一起的数据的时态视图,所述可见像素数据是由给定的图像像素阵列15在单一帧时间产生。帧时间可与操作帧频相关,图像像素阵列15被配置成以该操作帧频捕获图像。例如,如果图像像素阵列15被配置成以30帧/秒捕获图像,那么图像像素阵列15的帧时间可为1/30秒。图2中示出的与图像帧100连接的区域可对应图像像素阵列15上的物理区域,或者可表示在图像像素阵列15的帧时间的给定部分中产生的数据。不是从图像像素阵列15上的物理像素或区域读出的数据可被附加到从给定帧时间的帧读出中图像像素阵列15上的物理像素或区域读出的数据。
与读出帧100的各区域对应的数据可如图2所示从上到下地输出。例如,区域102A中的数字测试行数据可先于来自读出帧100区域103中的嵌入式数据行数据的数据输出或产生。分别就区域102中的数字测试行数据和区域103中的嵌入式数据行数据而言,这些区域的数据可不是从图像像素阵列15上的物理区域读出或产生,但可占据产生读出帧100中数据的帧时间的一部分。在读出帧100中读出的数据可从图1中的控制电路17产生或输出。一般来讲,图2中示出的任何数据行和/或列都可从读出帧100中完全省略。可响应于图1中控制电路17产生的控制信号,从读出帧100中省略数据行和/或列。
区域103中的嵌入式行数据可对应于描述正被读出的帧的数据。区域103中的嵌入式行数据可通过包括各个寄存器处存储的值来描述正被读出的帧,这些寄存器诸如控制电路17中的寄存器,它们存储的值对应于用于在捕获特定读出帧100期间操作图像传感器14的设置和参数。嵌入式行数据还可包括来自成像系统10的其他组件的寄存器数据。嵌入式行数据还可包括不直接对应于任何寄存器设置,而是源于成像系统的各种操作和性能度量的数据,这些度量描述能够影响读出帧100的质量或特征的因素。与读出帧100关联的嵌入式行数据可被表征为无形数据或元数据,因为该嵌入式数据不对应于构成可见图像数据但仍可连同帧100中产生的可见图像数据一起被用户或图像处理系统获得的数据。
如图2所示,嵌入式数据可在成像像素或像素测试数据101读出之前产生(在嵌入式数据行103A中),也可在成像像素或像素测试数据101读出之后产生(在嵌入式数据行103B中)。在一个实施例中,嵌入式数据103可只在读出嵌入式数据行103A中的图像像素数据101之前产生,而嵌入式数据行103B可从读出帧100中省略。在一个实施例中,嵌入式数据103可只在读出嵌入式数据行103B中的图像像素数据101之后产生,而嵌入式数据行103A可从读出帧100中省略。在一个实施例中,行103A和103B中的嵌入式数据103可从读出帧100中完全省略。可响应于图1中控制电路17产生的控制信号,从读出帧100中省略嵌入式数据行103。
读出帧100中的主动成像像素数据101可对应于从图像像素阵列15的图像像素读出的图像像素信号。光学暗列107可对应与图像像素阵列15上被光学暗或光学不透明材料覆盖的像素,所述光学暗或光学不透明材料阻止入射到图像像素阵列15上的光到达或电学地影响光学暗列中的像素。暗列107可在图像像素阵列15的图像像素的一侧(如图2所示),也可在图像像素阵列15的图像像素的两侧。暗列107中的像素不接收任何光,所以由暗列107产生的信号以暗信号为主。图像像素数据101中读出的未修改信号可对应于可见光信号,也可对应于暗信号。可从图像像素数据101中的未修改信号中减去基于光学暗列107中像素的信号,以产生不含暗信号影响的信号。例如,可从区域101中相应行的图像像素信号中减去以来自给定行的光学暗列107的值为基础的值。
行噪声校正列106可对应于图像像素阵列15上输出与行噪声源的值相对应的值的暗像素或感测电路。图像像素数据101中读出的未修改信号可对应于可见光信号,也可对应于噪声信号。图像像素数据101中读出的未修改信号中有一部分噪声信号可由行噪声源所致。可从图像像素数据101中的未修改信号中减去基于行噪声校正列106中像素的信号,以产生不含行噪声的信号。例如,可从区域101中相应行的图像像素信号中减去以来自给定行的行噪声校正列106的值为基础的值。
CRC/测试列105的行中的数据可对应于无形数据或者元数据,它们表示对应行的成像像素数据101、光学暗列107或行噪声校正列106的可重复循环冗余校验值。在图2的例子中,CRC列105的行最远只延伸至成像像素数据101的行。在其他合适的布置方式中,CRC列105的行横跨读出帧100的整个垂直维度延伸。在这种情况下,也可生成数字测试行102、嵌入式数据行103和模拟测试行104的行CRC值。CRC/测试列105的行中的数据可另外包括来自图像传感器14上模拟电路的元数据。
图2示出了附加数据列109,该附加数据列包括可在成像像素或像素测试数据101被读出或产生时在读出帧100中产生或包含的数据。附加数据列109可产生于成像像素或像素测试数据101的左边(在附加数据行109L中),或者在成像像素或像素测试数据101的右边(在附加数据行109R中)。图2中示出的任何数据列或行都可作为附加数据列109被读出。例如,行噪声校正列106可在附加数据列109L和/或109R中被读出。相似地,光学暗列107和CRC/测试列105可在附加数据列109L和/或109R中被读出。图2所示的数据列读出次序仅仅是示例性的。一般来讲,列105至列107和列109中的任一者都可在成像像素或像素测试数据101的右边和/或左边读出。列105至列107和列109中的任一者都可从读出帧100中完全省略。可响应于由图1中控制电路17产生的控制信号来省略列105至列107和列109。
模拟测试行104可产生数据,该数据包括在读出帧100中读出的模拟测试图案。模拟测试行104中的数据也可对应与来自或者说产生于图像传感器14上模拟电路的元数据。如图2所示,模拟测试行数据104可在成像像素或像素测试数据101读出之前产生(在模拟测试行104A中),也可在成像像素或像素测试数据101读出之后产生(在模拟测试行104B中)。在一个实施例中,模拟测试行数据104可只在读出嵌入式数据行104A中的图像像素数据101之前产生,而模拟测试行104B可从读出帧100中省略。在一个实施例中,模拟测试行数据104可只在读出模拟测试行104B中的图像像素数据101之后产生,而模拟测试行104A可从读出帧100中省略。在一个实施例中,行104A和104B中的模拟测试行数据104可从读出帧100中完全省略。可响应于图1中控制电路17产生的控制信号,从读出帧100中省略模拟测试行数据104。
图2还示出了附加数据行111,该附加数据行可对应于成像像素或像素测试数据101读出或产生之前(在附加数据行111A中)或者成像像素或像素测试数据101读出或产生之后(在附加数据行111B中)在读出帧100中产生或包含的数据。图2中示出的任何数据列或行都可作为附加数据行111被读出。图2所示的在成像像素或像素测试数据101之前读出或产生的数据行的次序仅仅是示例性的。如果需要,行102A、103A和111A可以任何次序读出或产生。例如,嵌入式数据行103A可在附加数据行111A之后产生。相似地,图2所示的在成像像素或像素测试数据101之后读出或产生的数据行的次序仅仅是示例性的。如果需要,行102B、103B、104和111B可以任何次序读出或产生。例如,嵌入式数据行103B可在附加数据行111B之前产生。行102至行104和行111中的任一者都可从读出帧100中完全省略。可响应于图1中控制电路17产生的控制信号,从读出帧100中省略行102至行104和行111。
数字测试行102可对应于用于测试读出和处理电路功能的数据,所述读出和处理电路用于处理读出帧100。来自数字测试行102的数据可用于验证逻辑或物理处理组件(也称为处理块)是否如预期那样运行。例如,数字测试行数据102可在给定的帧时间生成一次。如果在给定帧时间生成一次数字测试行数据102,则可在图像像素数据101读出之前生成数字测试行数据102A,或者可在图像像素数据101读出之后生成数字测试行数据102B。作为另外一种选择,可通过在图像像素数据101读出之前于区域102A中以及在图像像素数据101读出之后于区域102B中均生成数字测试行数据,来在某个帧时间生成数字测试行数据102两次。
在本实用新型的某些实施例中,可为读出帧100的任何区域生成数字测试行数据,以测试或验证用于处理读出帧100给定区域中数据的输出处理块的功能。如果为读出帧100除数字测试行区域102之外的给定区域生成数字测试行数据,则该给定区域的数据源可经控制而被去激活,或者可简单将从该给定区域读出的数据丢弃。例如,如果为读出帧100的图像像素数据区域101产生数字测试行数据,那么图像像素阵列15(图1)的像素可被去激活,或以停置的非成像模式操作;作为另外一种选择,这些图像像素可被正常操作(即,以成像模式),但可简单将其产生的图像像素信号丢弃、不读出,或替换为数字测试行数据。就读出帧100的区域诸如测试列105而言,如果希望为测试列105产生测试行数据,那么图像传感器14的从图像传感器14上模拟电路产生元数据的组件可被去激活;作为另外一种选择,可将这些组件产生的元数据丢弃、不读出,或替换为数字测试行数据。
区域102中产生的数字测试行数据可对应于能够测试用于处理读出帧100其他区域的图像处理块或组件的功能的数字图案。图像处理块或组件可指物理组件,也可指存储和处理电路16(图1)中的逻辑块或组件。一般来讲,数字测试行数据可用于确定成像系统10是否如预期那样运行。如果数字测试行数据在读出帧100的区域102A中生成并在图像像素数据101被读出和处理之前确认或验证成像系统10的正确或合适功能,以及如果数字测试行数据在读出帧100的区域102B中生成并在图像像素数据101被读出和处理之后确认或验证的成像系统10的正确或合适功能,那么系统900或系统900的用户可被确定或保证,读出的图像像素数据101得到了准确地读出和处理(如,可确认读出的图像数据的完整性)。
图3为示出示例性图像处理块的示意图,该示例性图像处理块可处理读出帧诸如图2所示读出帧100中的数据。图3中的图像处理块可对应于物理图像处理组件,或可对应于具有图像处理功能的电路的逻辑块或部分,并可形成为(如,控制电路17上的)图像传感器14的一部分以及/或者存储和处理电路16的一部分。模数转换器(ADC)200可从模拟源接收模拟信号。例如,在给定读出帧100中读出图像像素数据101期间,ADC200可从阵列15的图像像素或图像像素行接收模拟信号。ADC200还可从行噪声校正列106、光学暗列107、测试列105以及模拟测试行104接收模拟信号。ADC200可将模拟信号转换成数字值。ADC200可耦接至测试图案发生器(TPG)197,在本文中有时将该测试图案发生器称为第一TPG197。
第一TPG197可从图1所示控制电路17中的列读出电路接收模拟像素信号。第一TPG197可生成测试图案,该测试图案作为输入信号被提供到ADC200(如,测试正确运行的ADC200的测试图案)。第一TPG197可用于为模拟测试行104产生测试图案。第一TPG197可具有模拟测试图案生成功能。第一TPG197还可生成提供到ADC200中的列存储器的测试图案。
第一TPG197可受控制信号198A以及使能信号198B的控制(这些信号例如由图1所示控制电路17或任何其他所需控制电路提供)。当使能信号198B被取消断言时,第一TPG197可仅仅充当直通(passthrough)组件,并且第一TPG197可将图1所示控制电路17中列读出电路提供的信号输出至ADC200。如果需要,第一TPG197的输出可为第一TPG197中受使能信号198B控制的复用器电路的输出,该复用器电路被控制为在使能信号198B被取消断言时输出第一TPG197的输入(来自图1所示控制电路17中列读出电路的模拟像素信号),在使能信号198B被断言时输出生成的测试图案。例如,第一TPG197的输出可为多比特值。多比特控制信号198A可包括指定了第一TPG197的多比特输出信息中有哪些比特将对应于生成的测试图案的比特。第一TPG197的未被指定为对应于生成的测试图案的输出比特可通过由测试图案发生器201接收的相应输入比特。
在本实用新型的一个实施例中,第一TPG197可在数字测试行102读出期间启动,所述数字测试行102的读出发生在图像像素数据101读出之前(图2中区域102A所示)、图像像素数据101读出之后(图2中区域102B所示)、图像像素数据101读出期间,或者图像像素数据101读出之前和之后两者。第一TPG197不需要来自ADC200的输入来生成测试图案。由第一TPG197在数字测试行102读出期间生成的数据可由处理图像像素数据101的相同图像处理块处理。由第一TPG197生成的测试图案可部分地由在给定时间读出的读出帧100的部分测定。由第一TPG197生成的测试图案可基于第一TPG197接收的多比特控制信号198A。
测试图案发生器(TPG)201在本文中有时被称为第二TPG201,可从ADC200接收数字信号。第二TPG201可受控制信号202A以及使能信号202B的控制(这些信号例如由图1所示控制电路17或任何其他所需控制电路提供)。当使能信号202B被取消断言时,第二TPG201可仅仅充当直通组件,并且第二TPG201可输出与来自ADC200的输入相同的信号(如,读出数字值可绕过第二TPG201)。如果需要,第二TPG201的输出可为第二TPG201中受使能信号202B控制的复用器电路的输出,该复用器电路被控制为在使能信号202B被取消断言时输出第二TPG201的输入,在使能信号202B被断言时输出生成的测试图案。例如,第二TPG201的输出可为多比特值。多比特控制信号202A可包括指定了第二TPG201的多比特输出中有哪些比特将对应于生成的测试图案的比特。第二TPG201的未被指定为对应于生成的测试图案的输出比特可通过由测试图案发生器201接收的相应输入比特。
在本实用新型的一个实施例中,第二TPG201可在数字测试行102读出期间启动,所述数字测试行102的读出发生在图像像素数据101读出之前(图2中区域102A所示)、图像像素数据101读出之后(图2中区域102B所示),或者在图像像素数据101读出之前和之后两者。第二TPG201还可在图像像素或像素测试数据101读出期间启动。换句话讲,除了在图像像素或像素测试数据101读出之前和/或之后生成测试图案外,第二TPG201还可在图像像素或像素测试数据101读出期间生成测试图案。第二TPG201不需要来自ADC200的输入来生成测试图案。由第二TPG201在数字测试行102读出期间生成的数据可由处理图像像素数据101的相同图像处理块处理。由第二TPG201生成的测试图案可部分地由在给定时间读出的读出帧100的部分测定。由第二TPG201生成的测试图案可基于第二TPG201接收的多比特控制信号202A。
由第二TPG201在数字测试行102读出期间生成的图案可首先进入第一汽车安全完整性等级(ASIL)校验块203。第一ASIL校验块203可由(如,控制电路17提供的)多比特控制信号204A控制,该多比特控制信号可校正第一ASIL校验块203。使能控制信号204B可(如,被控制电路17)取消断言,以将第一ASIL校验块203配置为充当直通组件并产生与其输入相同的输出。当使能控制信号204B被断言时,可根据第一ASIL标准校验输入到第一ASIL校验块203的数据。如果输入到第一ASIL校验块203的数据未满足第一ASIL标准,则可能导致的图像捕获操作停止、断言错误标志和/或向系统900发送错误通知。如果图像像素或数字测试行数据未通过第一ASIL校验块203中的第一ASIL标准,则可将此情况记录在嵌入数据行103中。
第一ASIL校验块203可在模拟测试行104、图像像素数据101、读出帧100中任何区域或者读出帧100中区域的任何组合读出期间启动。
然后,由第一ASIL校验块203在数字测试行102读出期间生成的输出可进入多个图像处理块205。图像处理块205可接收多比特使能信号206B,其中多比特使能信号206B的每个比特对应于图像处理块205中相应图像处理块的使能信号。当多比特使能信号206B中的给定比特被取消断言时,图像处理块205中的对应图像处理块可被禁用。当图像处理块205中的某个图像处理块被禁用时,其可充当直通组件,并产生与其输入相同的输出。图像处理块205可从控制电路17接收多比特控制信号206A。图像处理块205中的每个图像处理块可从多比特控制信号206A的相应部分接收控制数据。
图像处理块205可包括处理或负责行噪声校正的图像处理块;该图像处理块可在行噪声校正列106、图像像素数据101、读出帧100中任何区域或者读出帧100中区域的任意组合读出期间启动。图像处理块205可包括测定、影响或负责自动色彩增益选择的图像处理块;该图像处理块可在图像像素数据101、读出帧100中任何区域或者读出帧100中区域的任意组合读出期间启动。图像处理块205可包括校正自动色彩增益和偏移的图像处理块;该图像处理块可在图像像素数据101、读出帧100中任何区域或者读出帧100中区域的任意组合读出期间启动。图像处理块205可包括FDOC模式跟踪器;该图像处理块可在行噪声校正列106、图像像素数据101、读出帧100中任何区域或者读出帧100中区域的任何组合读出期间启动。
然后,图像处理块205中的在数字测试行102读出期间启动的块的输出可进入第二ASIL校验块207。第二ASIL校验块207可由多比特控制信号208A控制,该多比特控制信号可校准第二ASIL校验块207。使能控制信号208B可被控制电路17取消断言,以将第一ASIL校验块207配置为充当直通组件并产生与其输入相同的输出。当使能控制信号208B被断言时,可根据第二ASIL标准校验输入到第二ASIL校验块207的数据。如果输入到第二ASIL校验块207的数据未满足第二ASIL标准,则可能导致的图像捕获操作停止、断言错误标志和/或向系统900发送错误通知。如果图像像素或数字测试行数据未通过第一ASIL校验块207中的第二ASIL标准,则可将此情况记录在嵌入数据行103中。第一ASIL校验块203可在模拟测试行104、图像像素数据101、读出帧100中任何区域或者读出帧100中区域的任何组合读出期间启动。
附加图像处理块209可接收由第二ASIL校验块207输出的数据。这些附加图像校验块可在图像像素数据101、读出帧100中任何区域或者读出帧100中区域的任意组合读出期间启动。附加图像处理块209中包括的图像处理块可包括(例如)正噪声基准调节块、延迟块、压缩块、扩展块、负噪声基准调节块、预HDR增益块、DLO2块、数字增益和基准块,以及1D缺陷校正块。
一般来讲,由于图3的所有图像处理块上均存在使能线,ADC200或TPG201产生的数据可通过图3图像处理块的任意子集,这是通过断言与图3中图像处理块的已知子集相对应的使能线,并取消断言与图3中剩余图像处理块相对应的使能线来实现的。
然后,第二ASIL校验块207或附加图像处理块的输出可进入校验和发生器211。校验和发生器211可生成ODP校验和。校验和发生器211可为从附加图像处理块或第二ASIL校验块207输出的数据生成校验和。校验和发生器211可包括易失性存储元件或非易失性存储元件,这些存储元件存储对应于预期输出的校验和,预期输出对应于已通过图3处理块中的图像处理块已知子集的已知测试图案。
如果校验和发生器211为所接收数据生成的校验和与预期数据的所存储校验和不匹配,则该校验和发生器可输出错误标志,其中所接收数据和预期数据对应于已通过图3所示处理块中的图像处理块已知子集的已知测试图案。除此之外或作为另外一种选择,校验和发生器211可以通知系统900(图1)的用户所生成的校验和与预期校验和之间的差异。
可以在图3所示的数据路径末端提供嵌入式数据输出电路213。嵌入式数据输出电路213可包括用于存储给定的读出帧、先前的读出帧或多个读出帧的嵌入式数据和/或统计信息的存储元件。嵌入式数据输出电路213可用于输出关于图1所示片上成像系统10或系统900的操作设置的信息。嵌入式数据输出电路213可用于输出图3所示的任何处理、校验和/或测试块的结果。嵌入式数据输出电路213可用于输出图2所示嵌入式行103中要包括的图像统计信息。嵌入式数据输出电路213可用于通过包括存储在各个寄存器中的值,来输出描述正被读出的帧的信息,这些寄存器诸如控制电路17中的寄存器,它们存储的值对应于用于操作图像传感器14的设置和参数。嵌入式数据输出电路213可用于输出不直接对应于任何寄存器设置,而是源于成像系统的各种操作和性能度量的数据,这些度量描述能够影响给定读出帧100的质量或特征的因素。嵌入式数据输出电路213可用于输出与片上成像系统10有关的状态标志,包括由校验和发生器211产生的标志。
图4示出了可用于生成数字测试图案的组件。图4中的组件可在图3所示第一TPG197和/或第二TPG201中实现,并且在部分读出帧100(图1)被读出时用于生成测试图案。测试图案发生器401可包括寄存器,诸如颜色寄存器409、定序器寄存器411、噪声寄存器415和光标寄存器417。颜色寄存器409可存储可由标准图案发生器421、自定义图案发生器423和光标发生器427使用的颜色值或彩色图案。颜色寄存器409可为前景颜色值或图案以及背景颜色值或图案提供两组值。
定序器寄存器411可存储由定序器413使用的定序器值,定序器413可对标准图案发生器421、自定义图案发生器423、噪声发生器425和光标发生器427进行排序或控制。定序器413可确定在给定时间可启用发生器421、423、425和427中的哪个。定序器411可允许在测试图案发生器401不同模式之间轮换,并且可根据测试图案发生器401的当前模式禁用发生器421、423、425和427的选定子集。可在定序器寄存器411中设置测试图案发生器401的模式。标准图案发生器421可根据来自定序器413的输入和颜色寄存器409中的值生成图案。标准图案发生器421可以例如生成彩色条、彩色渐变、黑白渐变、水平渐变、对角线渐变,以及可用于验证或测试图3中任意图像处理块性能的大致任何类型的测试图案。
自定义图案发生器423可生成预设图案,该预设图案可对应于用于测试图3中图像处理块功能的符号或形状。例如,自定义图案发生器423可生成简单的停车标志、让车标志、任何交通标志的图画,以及可用于测试图3中任意图像处理块性能的大致任何自定义图案。
噪声发生器425可用于生成各种类型的噪声。如果在行噪声校正列106的位置读出测试图案数据,例如通过在读出行噪声校正列106的过程中使能TPG201,那么噪声发生器425可产生对应于行噪声图案的噪声图案。相似地,噪声发生器425可生成对应于列噪声图案的噪声图案。噪声发生器425可生成多种噪声类型,诸如行噪声、列噪声、区域噪声、固定图案噪声、伪随机噪声、随机噪声和大致任何类型的噪声。可通过在噪声寄存器415中定义的值来配置噪声发生器425。可在每一帧重置噪声发生器425,以确保其产生的噪声图案能够使图3校验和发生器211处产生稳定的校验和。噪声发生器425可激励图3图像处理块中的数字累加器。
光标发生器427可根据颜色寄存器409或光标寄存器417中的值生成光标,诸如点、水平线、垂直线或矩形。
累加器431、433、435和437可分别从发生器421、423、425和427接收输入。由发生器421、423、425和427输出的多个所生成的图案可分别输入到累加器431、433、435和437中,在这些累加器中所述多个图案可以依次相加或累加。作为另外一种选择,累加器431、433、435和437可以从发生器421、423、425和427接收单个输入,并且仅仅充当缓冲器。区域使能寄存器419可使累加器431、433、435和437将数据分别输出到叠加/合并块441、443、445和447。在本实用新型的某些实施例中,累加器431、433、435和437可以仅充当门控缓冲器,并且可在叠加/合并块441、443、445和447中实现累加功能。
标准图案叠加/合并块441可以将通过累加器431接收到的来自标准图案发生器421的数据与输入数据439叠加和/或合并,从而产生输出。标准图案叠加/合并块441的输出可被自定义图案叠加/合并块443接收。自定义图案叠加/合并块443可以将标准叠加/合并块441的输出与通过累加器433接收的来自噪声发生器425的数据叠加和/或合并,从而产生输出。
自定义图案叠加/合并块443的输出可被噪声图案叠加/合并块445接收。噪声图案叠加/合并块445可以将自定义图案叠加/合并块443的输出与通过累加器435接收的来自噪声发生器425的数据叠加和/或合并,从而产生输出。噪声图案叠加/合并块445的输出可被光标叠加/合并块447接收。光标叠加/合并块447可以将噪声图案叠加/合并块445的输出与通过累加器437接收的来自光标发生器427的数据叠加和/或合并,从而产生输出。可在合并/叠加寄存器455中定义叠加/合并块441、443、445和447的叠加和/或合并配置或设置。
HDR分解块453可接收光标叠加/合并块447的输出,并对光标叠加/合并块447的输出执行HDR分解操作。可在HDR定义寄存器451中定义HDR分解块453中执行的HDR分解操作的设置。如果HDR定义寄存器451中加载有相应设置,则HDR分解块453可以充当直通组件。HDR分解块453可产生输出数据459。
图5是可由存储和处理电路16执行的示例性步骤的流程图,其中的步骤用于测试和/或验证诸如图3所示图像处理块的功能。可在读出帧100中的数字测试行102读出期间使用图5中的方法500,还可在读出帧100的任何区域读出期间使用该方法。
在步骤501处,TPG201可生成所需的测试图案。所产生的测试图案的类型可取决于测试图案发生器201(图3)或401(图4)的模式。例如,如果在读出帧100中的行噪声校正列106数据读出期间生成测试图案,则可生成仅对应于行噪声而没有任何彩色图案的测试图案。又如,如果在图像像素数据读出期间生成测试图案,同时如果已知/预期从图像像素传感器15读出的图像像素数据101具有行噪声和区域噪声,则可生成对应于具有行噪声和区域噪声的彩色图案的测试图案。
这样,步骤501处所产生的测试图案可与生成该测试图案时在读出帧100的对应区域中被读出的数据有关。读出帧100的给定区域的合适测试图案可对应于具有某种数据的测试图案,该数据在内容上与在系统900的正常成像操作中从读出帧100的对应区域读出的数据相似。读出帧100的给定区域的合适测试图案也可对应于具有某种数据的测试图案,该数据将向图像处理块(如图3所示的图像处理块)的子集提供相关的输入信号,该图像处理块子集用于处理在系统900的正常成像操作期间从读出帧100的该给定区域读出的数据。
在步骤503处,TPG201可以使测试图案路由通过选定的测试和/或图像处理阶段,以产生测试图案输出结果。例如,可使生成的测试图案路由通过图3图像处理块和校验块的子集。
可通过选择性地断言对应于所需图像处理块和校验块子集的使能信号(诸如使能信号204B、208B和多比特使信号206A和210A)的比特,并且去断言其余图像处理块和校验块的使能信号,来使测试图案路由通过图像处理块和校验块的子集。在生成给定测试图案期间,可由那部分读出帧来确定该测试图案路由通过的图像处理块和校验块的子集。例如,如果读出帧100的给定区域不被附加图像处理块209处理,则在读出该给定区域期间生成的测试图案也可不被附加图像处理块209处理。在读出帧100的数字测试行102读出期间生成的测试图案可以通过任何单个的图像处理块、图像处理块的任何子集、或图3的所有图像处理块和校验块。数字测试行数据被配置为要通过的图像处理块和校验块的子集可被记录在嵌入式数据行103(图1)中。
给定测试图案路由通过的选定测试或校验块/阶段和选定图像处理块/阶段可产生输出结果。
在步骤505处,校验和发生器211可为对应于给定测试图案的输出结果生成校验和值。
在步骤507处,校验和发生器211可将给定测试图案输出结果的校验和与预期测试图案输出的校验和进行比较。如上结合图3所述,校验和发生器211可具有存储校验和值的存储器元件,这些校验和值对应于测试图案的预期输出值,该预期输出值对应于选定测试或校验块和图像处理块的输出值,当校验块和图像处理块正确运行时,所述选定测试或校验块和图像处理块接收给定测试图案作为输入。
例如,当提供彩色条测试图案作为输入时,预期测试图案输出校验和可对应于正确运行的第一ASIL校验块203、图像处理块205的正确运行的第一子集、以及正确运行的第二ASIL校验块207的输出值。在这个例子中,可在处理步骤501处产生彩色条测试图案。在步骤503处,所生成的测试图案可路由通过第一ASIL校验块203、图像处理块205的第一子集、和ASIL校验块207,以产生输出结果。在步骤505处,可生成该输出结果的校验和。在步骤507处,可将该输出结果的校验和与预期测试图案输出的校验和进行比较。如果这两个校验和不匹配,则可表明该测试图案所路由通过的其中一个块运行不正确。
在步骤509处,如果这两个校验和不匹配,则控制电路17可断言错误信号和/或通知用户。响应于输出结果校验和与预期测试图案输出校验和不匹配,电路17可断言错误标志/信号,向存储和处理电路16/24(图1)中的处理控制器或系统900的用户发出警报。作为另外一种选择,成像系统可以进入诊断模式,以确定测试图案所路由通过的图像处理块和/或测试块之中未正确运行的那个图像处理块和/或测试块。
图6示出了可在系统900(图1)的成像模式下的某个帧时间发生的各种读出。帧读出600的帧时间可由从帧开始到帧结束的时间或t5-t0来定义。从t0到t1,系统900可以为寄存器分配值,并执行其他操作来使图像传感器阵列15准备好进行图像捕获操作。在本实用新型的一些实施例中,t0可以等于t1。从t1到t2,可发生对应于产生和读出数字测试行数据的读出601。读出601可对应于读出图2所示读出帧100的区域102A中的数据。可采用类似于图5中所述的方式来处理从数字测试行102A读出的数据。可由图3所示的任何单个图像处理块和/或测试块,或这些图像处理块和/或测试块的任何子集来处理从数字测试行102A读出的数据。
从t2到t3,可发生读出602。读出602可对应于产生附加数据,诸如对应于行的数据,如嵌入式数据(如上结合图2的嵌入式数据行103A所述),和/或模拟测试行数据(如上结合图2的模拟测试行104A所述)。可由图3所示图像处理块和/或测试块的第一子集来处理从嵌入式数据行103A读出的数据。可由图3图像处理块和/或测试块的第二子集来处理从模拟测试行104A读出的数据。任选地,从嵌入式数据行103A和/或模拟测试行104A读出的数据可放弃来自图3所示任何图像处理块和/或测试块的处理。
如上结合图2所述,读出601和602可以任何次序发生;图6所示的次序仅仅是示例性的。例如,在给定的帧读出中,在t1和t3之间,读出602可发生于读出601之前。可以从给定帧读出600中省略行读出601或602中的任何一个。
作为另外一种选择,读出602可替换为适合嵌入式数据行103A和/或模拟测试行104A的数字测试图案的读出和处理,如上结合图5的步骤501所述。将读出611替换为测试图案的读出和处理可对应于使用第一TPG197在图3所示ADC200的输入处产生测试图案,或将值加载到ADC200的列存储器中。如果读出602替换为数字测试图案的读出,则可由上述图3所示图像处理块和/或测试块的第一子集来处理适合嵌入式数据行103的图案的读出,并且可由上述图3所示图像处理块和/或测试块的第二子集来处理适合模拟测试行的图案的读出。
从t3到t4,可发生读出603、605和607。读出603可对应于读出行噪声校正列数据,诸如读出帧100的区域106中的数据,和/或测试列数据,诸如读出帧100的区域105中的数据。可由图3图像处理块和/或测试块的第三子集来处理从行噪声校正列106读出的数据。可由图3所示图像处理块和/或测试块的第四子集来处理从测试列105读出的数据。作为另外一种选择,读出603可替换为适合行噪声校正列和/或测试列数据的数字测试图案的读出和处理,如上结合图5的步骤501所述。如果读出603替换为数字测试图案的读出,则可由上述图3图像处理块和/或测试块的第三子集来处理适合行噪声校正列的图案的读出,并且可由上述图3所示图像处理块和/或测试块的第四子集来处理适合测试列105的图案的读出。
读出605可对应于读出图像像素数据,诸如读出帧100的区域101中的数据。可由图3所示图像处理块和/或测试块的第五子集来处理从图像像素行区域101读出的数据。作为另外一种选择或除此之外,读出605可对应于数字测试行数据的读出和处理,所述数字测试行数据对应于适合图像像素数据的测试图案,如上结合图5的步骤501所述。如果读出605替换为数字测试行数据的读出,则可由上述图3所示图像处理块和/或测试块的第五子集来处理适合图像像素数据101(与数字测试行数据相关联)的图案的读出。
读出607可对应于读出光学暗列数据,诸如读出帧100的区域107中的数据。可由图3所示图像处理块和/或测试块的第六子集来处理从光学暗列区域107读出的数据。作为另外一种选择,读出607可替换为适合光学暗列的数字测试图案的读出和处理,如上结合图5的步骤501所述。如果读出607替换为数字测试图案的读出,则可由上述图3所示图像处理块和/或测试块的第六子集来处理适合光学暗列107的图案的读出。
图6所示的空间布局仅仅是示例性的。读出603和606可对应于读出帧中读出605右侧的列读出,或读出帧中读出605左侧的列读出。可以从给定帧读出600中省略列读出603或607中的任何一个。
从t4到t5,可发生对应于产生附加数据的读出609,所述附加数据诸如对应于行的数据,如嵌入式数据(如上结合图2的嵌入式数据行103B所述)。可由上述图3所示图像处理块和/或测试块的第一子集来处理从嵌入式数据行103B读出的数据,或由图3所示图像处理块和/或测试块的第七子集来处理该数据。任选地,从嵌入式数据行103读出的数据可放弃来自图3任何图像处理块和/或测试块的处理。
作为另外一种选择,读出609可替换为适合嵌入式数据行103B的数字测试图案的读出和处理,如上结合图5的步骤501所述。如果读出609替换为数字测试图案的读出,则可由上述图3所示图像处理块和/或测试块的第一或第七子集来处理适合嵌入式数据行103B的图案的读出。
从t5到t6,可发生对应于产生和读出数字测试行数据的读出610。读出609可对应于读出图2所示读出帧100的数字测试行区域102B中的数据。可采用类似于图5中所述的方式来处理从数字测试行102A读出的数据。可由图3所示的任何单个图像处理块和/或测试块,或这些图像处理块和/或测试块的任何子集来处理从数字测试行102A读出的数据。
从t6到t7,可发生读出611。读出611可对应于读出模拟测试行数据,诸如读出帧100的区域104B中的数据。可由上述图3所示图像处理块和/或测试块的第二子集来处理从模拟测试行104B读出的数据,或由图3所示图像处理块和/或测试块的第八子集来处理该数据。作为另外一种选择,读出611可替换为适合模拟测试行104B的数字测试图案的读出和处理,如上结合图5的步骤501所述。将读出611替换为测试图案的读出和处理可对应于使用第一TPG197在图3所示ADC200的输入处产生测试图案,或将值加载到ADC200的列存储器中。如果读出611替换为数字测试图案的读出,则可由上述图3所示图像处理块和/或测试块的第二或第八子集来处理适合模拟测试行104B的图案的读出。读出611的结束可对应于给定读出600的帧结束或读出帧100的结束。
如上结合图2所述,读出609至读出611可以任何次序发生;图6所示的次序仅仅是示例性的。例如,在给定的帧读出中,在t4和t7之间,读出611可发生于读出609之前,或发生于读出609和读出611之间。可以从给定帧读出600中省略行读出609至读出611中的任何一个。
图7示出了典型处理器系统700(诸如数码相机)的简化形式,该系统包括成像设备如成像设备701,该成像设备可以是例如具有一个或多个像素阵列715的多相机成像系统。设备701可包括系统900(图1)的元件或这些元件的任何相关子集。处理器系统700是可包括成像设备701的具有数字电路的示例性系统。在不进行限制的前提下,这种系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统,以及其他采用成像设备的系统。
处理器系统700可以是数字静态或视频摄像机系统,其可包括由镜头714所表示的一个或多个镜头,该镜头用于在快门释放按钮397被按下时,将图像聚焦到一个或多个像素阵列(诸如像素阵列715)上。处理器系统700可包括中央处理单元,诸如中央处理单元(CPU)795。CPU795可以是微处理器,它控制相机功能和一个或多个图像流功能,并通过总线(诸如总线793)与一个或多个输入/输出(I/O)设备791通信。成像设备701还可以通过总线793与CPU795通信。系统700可包括随机存取存储器(RAM)792和可移动存储器794。可移动存储器794可包括通过总线793与CPU795通信的闪存存储器。成像设备701可在单个集成电路或不同芯片上与CPU795相组合,也可具有或没有存储器。尽管总线793被示为单总线,但该总线也可以是一个或多个总线或桥接器或其他用于互连系统组件的通信路径。
已通过说明具有实时成像功能的系统描述了各种实施例。图像处理电路可用于产生输出数据帧,该输出数据帧包括给定帧时间期间的数字测试图案数据(例如,在图像传感器的正常成像操作期间,该图像传感器在给定帧时间期间生成数据帧,而无需在专用测试模式下运行图像传感器或处理电路)。该图像处理电路可包括图像处理块(电路)。图像处理块的给定子集可被配置为处理图像数据和/或数字测试图案。可以根据或对应于从图像传感器读出的数据帧的数据类型或特定数据区域来生成由图像处理块的给定子集所处理的数字测试图案。从图像传感器阵列读出的数字测试图案和数据可由图像校验电路诸如ASIL测试电路进行校验。
一般来讲,可由图像传感器中的测试图案发生器根据或对应于数据的输出帧的任何所需区域,或从图像传感器阵列读出的任何数据来生成数字测试图案。测试图案发生器也可用于产生向读出数据路径中的ADC提供的图案。从图像传感器阵列进行读出,并在输出数据帧的第一区域中生成数据之后,可以使用图像处理块的第一子集来处理第一区域数据。作为另外一种选择或除此之外,可生成对应于或基于第一区域的测试图案,并由图像处理块的第一子集处理该测试图案。
通过生成经处理的测试图案的校验和,可将由图像处理块的第一子集所处理的第一测试图案用于指示图像处理块的第一子集中的图像处理块是否正确运行。可将经处理的测试图案的校验和与预定校验和进行比较。预定校验和可以是第一图像处理块的输出的校验和,向该第一图像处理块提供与第一测试图案相同或相似的测试图案时,该第一图像处理块被验证是正确运行的。当经处理的测试图案的校验和与预定校验和不匹配时,系统会断言错误信号。给定的测试图案可由仅一个、仅两个、或任意数量的图像处理块处理。
可以在成像系统捕获并处理图像像素数据之前和/或之后生成测试图案来验证图像处理块(更一般地说,验证成像系统)是否正确运行。也可采用数字测试电路来测试图像处理块是否正确运行。可以在每个帧时间测试一次、每个帧时间测试两次,或每个帧时间测试任意次数,来测试图像处理块是否正确运行。
以上所述仅是说明本实用新型的原理,并且在不脱离本实用新型范围和实质的情况下,本领域内的技术人员可以做出各种修改。上述实施例可以单独实施,也可以任意组合实施。
根据一个方面,提供一种图像处理电路,所述图像处理电路包括:耦接到图像传感器的控制电路,其中所述图像传感器包括以行和列布置的多个像素,其中所述控制电路被配置为在所述帧时间间隔的第一部分期间输出第一组数据,在所述帧时间间隔的继所述第一部分之后的第二部分期间输出第二组数据;多个图像处理块,所述多个图像处理块被配置为处理所述控制电路输出的所述第一组数据和第二组数据;和测试图案发生器,所述测试图案发生器被配置为在所述帧时间间隔的所述第二部分期间向所述多个图像处理块输出测试图案。
根据一个实施例,其中所述第一组数据包括第一类型数据,其中所述第二组数据包括第二类型数据,并且其中所述多个图像处理块包括:被配置为处理所述第一类型数据的图像处理块的第一子集;和被配置为处理所述第二类型数据的图像处理块的第二子集。
根据一个实施例,其中所述测试图案发生器被配置为在所述帧时间间隔的所述第二部分的至少一部分期间输出对应于所述第二类型数据的测试图案,并且其中所述图像处理块的第二子集被配置为根据所述第二类型数据处理所述测试图案,以产生经处理的测试值。
根据一个实施例,所述图像处理电路还包括:校验和发生器,其中所述校验和发生器被配置为根据所述经处理的测试值生成校验和值,从而将所述生成的校验和值与预定校验和值进行比较,并且在所述生成的校验和值不同于所述预定校验和值时,断言错误信号。
根据一个实施例,其中所述测试图案发生器被配置为在所述帧时间间隔的所述第一部分的至少一部分期间输出对应于所述第一类型数据的测试图案,其中所述图像处理块的第一子集被配置为根据所述第一类型数据处理所述测试图案,以产生另外的经处理的测试值,并且其中所述校验和发生器被进一步配置为根据所述经处理的测试值与所述另外的经处理的测试值生成校验和。
根据一个实施例,其中所述第一类型数据包括数字测试数据,其中所述第二类型数据包括像素数据,并且其中所述测试图案发生器被进一步配置为在所述帧时间间隔的整个所述第一部分期间输出对应于数字测试数据的测试图案。
根据一个实施例,其中所述测试图案发生器被配置为在所述帧时间间隔的整个所述第二部分期间输出对应于所述第二类型数据的测试图案。
根据一个实施例,其中所述数字测试图案发生器可以包括:多个图案发生器块。所述图案发生器块可以包括:标准图案发生器;自定义图案发生器;噪声发生器;和光标发生器。所述数字测试图案发生器还可以包括区域使能寄存器,所述区域使能寄存器选择性地将所述多个图案发生器块的相应输出包括在所生成的数字测试图案中。
根据一个实施例,其中所述区域使能寄存器被配置为将所述多个图案发生器块的第一子集的输出包括在所生成的数字测试图案中,使得所生成的数字测试图案对应于第一数据类型,所述第一数据类型与由所述图像传感器像素阵列生成的第一区域数据相关联,并且其中所述区域使能寄存器被配置为将所述多个图案发生器块的第二子集的输出包括在所生成的数字测试图案中,使得所生成的数字测试图案对应于第二数据类型,所述第二数据类型与由所述图像传感器像素阵列生成的第二区域数据相关联。
根据一个实施例,其中所述数字测试图案发生器被配置为通过叠加所述多个图案发生器块的输出来生成数字测试图案,其中所述多个图案发生器块的所述输出由所述区域使能寄存器选择性地包括在所生成的数字测试图案中。
根据另一个方面,提供一种在帧时间间隔期间操作成像系统的方法,所述方法是操作所述成像系统的帧率的反向操作,其中所述成像系统包括图像传感器像素阵列、测试图案发生器电路、图像处理电路和像素读出电路,所述方法包括:利用所述测试图案发生器电路,根据由所述阵列生成的数据帧来生成数字测试图案;利用所述图像处理电路的第一子集,处理所述数字测试图案以产生测试输出值;利用所述像素读出电路,从所述像素阵列读出图像信号来产生图像像素数据;以及利用所述图像处理电路的第二子集,处理所述图像像素数据来产生经处理的图像像素数据。
根据一个实施例,其中所述数据帧包括至少第一区域和第二区域,其中所述第一区域和第二区域分别与第一数据类型和第二数据类型相关联,其中所述图像数据为所述第一数据类型,并且其中生成所述数字测试图案包括:生成对应于给定数据类型的数字测试图案,其中当所述给定数据类型为所述第一数据类型时,所述第一子集与所述第二子集相同,并且其中当所述给定数据类型为所述第二数据类型时,所述第一子集不同于所述第二子集。
根据一个实施例,所述方法还包括:利用校验和电路,根据所述测试输出值生成测试结果校验和值。
根据一个实施例,所述方法还包括:利用所述校验和电路,将所述测试结果校验和值与预期测试校验和值进行比较;利用所述校验和电路,在所述测试结果校验和值不同于所述预期测试校验和值时,断言错误信号。
根据一个实施例,其中从所述像素阵列读出像素信号包括读出选自行噪声校正像素信号和光学暗像素信号中的至少一种信号。
根据一个实施例,其中所述数据帧包括至少第一区域和第二区域,其中所述第一区域和第二区域分别与第一数据类型和第二数据类型相关联,并且其中所述数字测试图案对应于所述第一数据类型,所述方法还包括:利用所述测试图案发生器电路,生成另外的数字测试图案,其中所述另外的数字测试图案基于所述第二数据类型;以及利用所述图像处理电路的第三子集,处理所述另外的数字测试图案以产生另外的测试输出值。
根据一个实施例,所述方法还包括:利用数据校验电路,对所述像素数据进行汽车安全完整性等级(ASIL)校验操作;以及利用所述数据校验电路,对所述数字测试图案进行ASIL校验操作。
根据一个实施例,所述方法还包括:利用另外的数据校验电路,对所述经处理的像素数据进行ASIL校验操作;以及利用所述另外的数据校验电路,对所述测试输出值进行ASIL校验操作。
根据又一个方面,提供一种成像系统,所述成像系统可以包括:中央处理单元;存储器;输入-输出电路;和成像设备。所述成像设备可以包括:镜头;图像传感器,所述图像传感器包括多个像素类型,其中所述图像传感器耦接到多个图像处理块。所述多个图像处理块可以包括:校验和电路,所述校验和电路接收至少一个所述图像处理块的输出,并根据所述输出生成校验和。
根据一个实施例,其中所述多个图像处理块还包括:ASIL校验块。

Claims (10)

1.一种图像处理电路,其特征在于包括:
耦接到图像传感器的控制电路,其中所述图像传感器包括以行和列布置的多个像素,其中所述控制电路被配置为在帧时间间隔的第一部分期间输出第一组数据,在所述帧时间间隔的继所述第一部分之后的第二部分期间输出第二组数据;
多个图像处理块,所述多个图像处理块被配置为处理所述控制电路输出的所述第一组数据和第二组数据;和
测试图案发生器,所述测试图案发生器被配置为在所述帧时间间隔的所述第二部分期间向所述多个图像处理块输出测试图案。
2.根据权利要求1所述的图像处理电路,其中所述第一组数据包括第一类型数据,其中所述第二组数据包括第二类型数据,并且其中所述多个图像处理块包括:
被配置为处理所述第一类型数据的图像处理块的第一子集;和
被配置为处理所述第二类型数据的图像处理块的第二子集。
3.根据权利要求2所述的图像处理电路,其中所述测试图案发生器被配置为在所述帧时间间隔的所述第二部分的至少一部分期间输出对应于所述第二类型数据的测试图案,并且其中所述图像处理块的第二子集被配置为根据所述第二类型数据处理所述测试图案,以产生经处理的测试值。
4.根据权利要求3所述的图像处理电路,还包括:
校验和发生器,其中所述校验和发生器被配置为根据所述经处理的测试值生成校验和值,从而将所述生成的校验和值与预定校验和值进行比较,并且在所述生成的校验和值不同于所述预定校验和值时,断言错误信号。
5.根据权利要求4所述的图像处理电路,其中所述测试图案发生器被配置为在所述帧时间间隔的所述第一部分的至少一部分期间输出对应于所述第一类型数据的测试图案,其中所述图像处理块的第一子集被配置为根据所述第一类型数据处理所述测试图案,以产生另外的经处理的测试值,并且其中所述校验和发生器被进一步配置为根据所述经处理的测试值与所述另外的经处理的测试值生成校验和。
6.根据权利要求3所述的图像处理电路,其中所述第一类型数据包括数字测试数据,其中所述第二类型数据包括像素数据,并且其中所述测试图案发生器被进一步配置为在所述帧时间间隔的整个所述第一部分期间输出对应于数字测试数据的测试图案。
7.根据权利要求1所述的图像处理电路,其中所述数字测试图案发生器包括:
多个图案发生器块,包括:
标准图案发生器;
自定义图案发生器;
噪声发生器;和
光标发生器;和
区域使能寄存器,所述区域使能寄存器选择性地将所述多个图案发生器块的相应输出包括在所生成的数字测试图案中。
8.根据权利要求7所述的图像处理电路,其中所述区域使能寄存器被配置为将所述多个图案发生器块的第一子集的输出包括在所生成的数字测试图案中,使得所生成的数字测试图案对应于第一数据类型,所述第一数据类型与由所述图像传感器像素阵列生成的第一区域数据相关联,并且其中所述区域使能寄存器被配置为将所述多个图案发生器块的第二子集的输出包括在所生成的数字测试图案中,使得所生成的数字测试图案对应于第二数据类型,所述第二数据类型与由所述图像传感器像素阵列生成的第二区域数据相关联。
9.根据权利要求7所述的图像处理电路,其中所述数字测试图案发生器被配置为通过叠加所述多个图案发生器块的输出来生成数字测试图案,其中所述多个图案发生器块的所述输出由所述区域使能寄存器选择性地包括在所生成的数字测试图案中。
10.一种成像系统,其特征在于包括:
中央处理单元;
存储器;
输入-输出电路;和
成像设备,包括:
镜头;
图像传感器,所述图像传感器包括多个像素类型,其中所述图像传感器耦接到多个图像处理块,所述多个图像处理块包括:
校验和电路,所述校验和电路接收至少一个所述图像处理块的输出,并根据所述输出生成校验和。
CN201620261232.7U 2015-04-01 2016-03-31 图像处理电路和成像系统 Active CN205453978U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/675,877 US9843794B2 (en) 2015-04-01 2015-04-01 Imaging systems with real-time digital testing capabilities
US14/675,877 2015-04-01

Publications (1)

Publication Number Publication Date
CN205453978U true CN205453978U (zh) 2016-08-10

Family

ID=56608644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620261232.7U Active CN205453978U (zh) 2015-04-01 2016-03-31 图像处理电路和成像系统

Country Status (3)

Country Link
US (1) US9843794B2 (zh)
KR (1) KR200493981Y1 (zh)
CN (1) CN205453978U (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110691206A (zh) * 2018-07-06 2020-01-14 意法半导体(格勒诺布尔2)公司 利用安全像素来检测故障的图像传感器
CN111345038A (zh) * 2017-11-14 2020-06-26 罗伯特·博世有限公司 摄像机系统的测试方法,摄像机系统的控制设备,摄像机系统和具有该摄像机系统的车辆
CN111465830A (zh) * 2017-12-14 2020-07-28 光子动力学公司 缺陷检测系统
CN112528981A (zh) * 2019-09-19 2021-03-19 半导体元件工业有限责任公司 用于验证图像数据的系统和方法
CN112655200A (zh) * 2020-08-24 2021-04-13 华为技术有限公司 一种信号发送方法和装置
CN112995656A (zh) * 2021-03-04 2021-06-18 黑芝麻智能科技(上海)有限公司 用于图像处理电路的异常检测方法及系统
CN114152808A (zh) * 2020-09-08 2022-03-08 武汉国测数据技术有限公司 一种具备误差自校验功能的智能电表及其校验方法
CN114152808B (zh) * 2020-09-08 2024-03-15 武汉国测数据技术有限公司 一种具备误差自校验功能的智能电表及其校验方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3244622B1 (en) * 2016-05-10 2020-07-08 NXP USA, Inc. System, encoder and decoder for verification of image sequences
EP3349214A1 (en) * 2017-01-13 2018-07-18 Ficosa Adas, S.L.U. Evaluating propagation of a video feed
CN110809885A (zh) * 2017-06-28 2020-02-18 高途乐公司 图像传感器瑕疵检测
US20190018408A1 (en) * 2017-07-12 2019-01-17 Qualcomm Incorporated Systems and methods for verifying integrity of a sensing system
KR101846018B1 (ko) * 2017-09-18 2018-04-05 엘아이지넥스원 주식회사 영상 처리기 성능 검증 시스템 및 방법
US10455171B2 (en) 2018-02-13 2019-10-22 Semiconductor Components Industries, Llc Methods and apparatus for anti-eclipse circuit verification
US11356654B2 (en) 2018-08-01 2022-06-07 Stmicroelectronics Asia Pacific Pte Ltd Image sensors for advanced driver assistance systems utilizing regulator voltage verification circuitry to detect malfunctions
KR102551551B1 (ko) * 2018-08-28 2023-07-05 삼성전자주식회사 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서
CN109302395A (zh) * 2018-10-09 2019-02-01 深圳市亿联智能有限公司 一种用于提高高误码率环境下数据纠错效率的纠错方法
GB2592437B (en) 2020-02-28 2022-03-02 Imagination Tech Ltd Critical workload check
GB2592436B (en) 2020-02-28 2022-02-23 Imagination Tech Ltd Critical workload check
CN116057960A (zh) * 2020-04-30 2023-05-02 泰立戴恩菲力尔商业系统公司 图像传感器读出寻址验证方法和设备
EP4037308A1 (fr) * 2021-01-29 2022-08-03 Stmicroelectronics (Grenoble 2) Sas Capteurs d'images
CN113422949A (zh) * 2021-06-18 2021-09-21 展讯通信(天津)有限公司 一种图像处理问题定位的方法及装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859920A (en) * 1995-11-30 1999-01-12 Eastman Kodak Company Method for embedding digital information in an image
US5818572A (en) * 1996-04-24 1998-10-06 Northrop Grumman Corporation Two-dimensional modulation transfer function measurement technique
US6411302B1 (en) * 1999-01-06 2002-06-25 Concise Multimedia And Communications Inc. Method and apparatus for addressing multiple frame buffers
US7136157B2 (en) * 2003-08-22 2006-11-14 Micron Technology, Inc. Method and apparatus for testing image sensors
US7667747B2 (en) 2006-03-15 2010-02-23 Qualcomm Incorporated Processing of sensor values in imaging systems
EP1919191A1 (en) * 2006-11-06 2008-05-07 Dialog Imaging Systems GmbH On chip test mode implementation
US7890826B2 (en) * 2006-12-11 2011-02-15 Oracle America, Inc. Method and apparatus for test of asynchronous pipelines
US7813047B2 (en) * 2006-12-15 2010-10-12 Hand Held Products, Inc. Apparatus and method comprising deformable lens element
JP4900343B2 (ja) * 2008-08-21 2012-03-21 株式会社Jvcケンウッド ビデオ撮像装置および露光ガイド表示方法
US8350934B2 (en) * 2010-10-21 2013-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Color image sensor array with color crosstalk test patterns
KR101195388B1 (ko) * 2010-10-29 2012-10-29 에스케이하이닉스 주식회사 데드 픽셀 보상 테스트 장치
KR20120089391A (ko) * 2010-11-10 2012-08-10 에스케이하이닉스 주식회사 내부전압 테스트 장치 및 이를 구비하는 이미지 센서
US8823850B2 (en) * 2010-12-30 2014-09-02 Hynix Semiconductor Inc. Image processing system with on-chip test mode for column ADCs
US8803979B2 (en) * 2011-09-29 2014-08-12 Aptina Imaging Corporation Self test of image signal chain while running in streaming mode
US8953047B2 (en) * 2012-05-02 2015-02-10 Aptina Imaging Corporation Imaging systems with signal chain verification circuitry
US8988586B2 (en) * 2012-12-31 2015-03-24 Digitaloptics Corporation Auto-focus camera module with MEMS closed loop compensator
US8854475B2 (en) * 2013-02-08 2014-10-07 Omnivision Technologies, Inc. System and method for sensor failure detection
US9836373B2 (en) * 2014-11-26 2017-12-05 Texas Instruments Incorporated On-chip field testing methods and apparatus
US9871658B2 (en) * 2015-03-24 2018-01-16 Semiconductor Components Industries, Llc Imaging systems with data encryption and embedding capabalities

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111345038A (zh) * 2017-11-14 2020-06-26 罗伯特·博世有限公司 摄像机系统的测试方法,摄像机系统的控制设备,摄像机系统和具有该摄像机系统的车辆
CN111465830A (zh) * 2017-12-14 2020-07-28 光子动力学公司 缺陷检测系统
CN111465830B (zh) * 2017-12-14 2023-09-26 奥宝科技有限公司 缺陷检测系统
CN110691206B (zh) * 2018-07-06 2022-04-15 意法半导体(格勒诺布尔2)公司 利用图像像素阵列检测故障的方法和电子设备
CN110691206A (zh) * 2018-07-06 2020-01-14 意法半导体(格勒诺布尔2)公司 利用安全像素来检测故障的图像传感器
CN112528981A (zh) * 2019-09-19 2021-03-19 半导体元件工业有限责任公司 用于验证图像数据的系统和方法
CN112528981B (zh) * 2019-09-19 2023-11-17 半导体元件工业有限责任公司 用于验证图像数据的系统和方法
WO2022040849A1 (zh) * 2020-08-24 2022-03-03 华为技术有限公司 一种信号发送方法和装置
CN112655200B (zh) * 2020-08-24 2022-09-16 华为技术有限公司 一种信号发送方法和装置
CN112655200A (zh) * 2020-08-24 2021-04-13 华为技术有限公司 一种信号发送方法和装置
CN114152808A (zh) * 2020-09-08 2022-03-08 武汉国测数据技术有限公司 一种具备误差自校验功能的智能电表及其校验方法
CN114152808B (zh) * 2020-09-08 2024-03-15 武汉国测数据技术有限公司 一种具备误差自校验功能的智能电表及其校验方法
CN112995656A (zh) * 2021-03-04 2021-06-18 黑芝麻智能科技(上海)有限公司 用于图像处理电路的异常检测方法及系统

Also Published As

Publication number Publication date
US9843794B2 (en) 2017-12-12
US20160295205A1 (en) 2016-10-06
KR20160003507U (ko) 2016-10-11
KR200493981Y1 (ko) 2021-07-09

Similar Documents

Publication Publication Date Title
CN205453978U (zh) 图像处理电路和成像系统
US9161028B2 (en) Image sensors with dark pixels for real-time verification of imaging systems
US9224782B2 (en) Imaging systems with reference pixels for image flare mitigation
US7202894B2 (en) Method and apparatus for real time identification and correction of pixel defects for image sensor arrays
US8736684B1 (en) System and method for sensor failure detection
US8953047B2 (en) Imaging systems with signal chain verification circuitry
CN108462844A (zh) 用于像素合并和读出的方法和装置
CN205726039U (zh) 成像系统
JP2014096758A (ja) 半導体集積回路、電流制御方法、ad変換装置、固体撮像素子、及び、電子機器
US20150350638A1 (en) Imagers with error generation capabilities
US20130222608A1 (en) Imaging sensor anomalous pixel column detection and calibration
US9407848B2 (en) Method and apparatus for pixel control signal verification
CN102870402A (zh) 成像设备和成像方法
EP2076018B1 (en) Pixel array with reduced sensitivity to defects
US9497427B2 (en) Method and apparatus for image flare mitigation
US20240080588A1 (en) Photoelectric conversion device and imaging system
US9998700B1 (en) Image sensor failure detection
JP2014033415A (ja) 画像処理装置及び方法、及び、撮像装置
Fernandez-Berni et al. Image filtering by reduced kernels exploiting kernel structure and focal-plane averaging
US20100231763A1 (en) Defective pixel detector for a digital video camera and associated methods
US20070153116A1 (en) Photographic device
JP2003234966A (ja) 固体撮像素子
DE202016101710U1 (de) Abbildungssysteme mit digitalen Echtzeittestfähigkeiten
CN113852773A (zh) 图像处理设备和方法、摄像系统、移动体及存储介质
JP2017055360A (ja) 撮像装置、画像処理装置及びそれらの制御方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant