CN1659496B - 与令牌安全通信的方法和装置 - Google Patents

与令牌安全通信的方法和装置 Download PDF

Info

Publication number
CN1659496B
CN1659496B CN038136864A CN03813686A CN1659496B CN 1659496 B CN1659496 B CN 1659496B CN 038136864 A CN038136864 A CN 038136864A CN 03813686 A CN03813686 A CN 03813686A CN 1659496 B CN1659496 B CN 1659496B
Authority
CN
China
Prior art keywords
bus
token
trusted
request
chipset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN038136864A
Other languages
English (en)
Other versions
CN1659496A (zh
Inventor
D·普斯纳
D·格垃洛克
J·萨顿二世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1659496A publication Critical patent/CN1659496A/zh
Application granted granted Critical
Publication of CN1659496B publication Critical patent/CN1659496B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices

Abstract

使用周期的开始字段中的先前保留的二进制数与令牌通信的方法和装置，其中周期不在除了用于接收所述通信的总线之外的任何总线上重复。

Description

与令牌安全通信的方法和装置
技术领域
本发明涉及计算机安全，尤其涉及与令牌安全通信的方法和装置。
背景技术
在可信平台计算联盟(TPCA)的主说明书(1.1a版，2001年12月1日)中，TPCA描述了一种可信平台模块(TPM)或提供改进的可信度并增强现有服务和新服务的令牌。该令牌支持软件过程、平台引导完整性、文件完整性和软件许可的审计和记录。令牌为平台(如个人计算机)提供受保护的信息存储，并可用于验证由平台中存在的硬件(如处理器、芯片集、固件等)定义的平台标识。令牌的安全特征将鼓励第三方允许平台访问否则将被拒绝的信息。
令牌包含一个独立的计算引擎，因为它的过程无法变更，所以是可信的。这些过程与子系统到平台的连接组合，用于可靠地度量并报告平台中的主计算环境状态。令牌提供引导平台的信任基础。本地或远程实体可查询令牌以可靠地获得安全信息并确定对于指定的目的平台的行为是否使得它被信任。由于令牌能够验证操作系统的当前状态，载入软件的可信度被提高了。
令牌可以包括几个寄存器，用于存储包括软件程序的文件的加密文摘，它可被检索和验证。写入令牌和从令牌中读出的信息将是安全的，使得第三方能够信任平台。不希望采用如传统输入/输出(I/O)映射寄存器的寄存器映射作为同一接口上的设备，因为令牌可以被编程以映射到同一I/O地址，从而损害了令牌的安全性。
发明内容
本发明揭示了一种与令牌安全通信的方法和装置。一种计算机系统可以包括处理器，芯片集和令牌。处理器可以通过第一总线耦合到芯片集并可以发出可信请求。芯片集可以通过第二总线耦合到令牌并通过第二总线以外的一个或多个I/O总线耦合到其它I/O设备。芯片集可以接收来自处理器的可信请求并通过第二总线将可信请求转发到令牌。芯片集可以防止可信请求在除了第二总线以外的将I/O设备耦合到芯片集的一个或多个I/O总线上被重复。
在一个实施例中，芯片集可以向除了第二总线以外的一个或多个I/O总线发送假数据，以抑制请求中的信息在一个或多个I/O总线上被重复。在一个实施例中，芯片集可以使重复代码的地址和数据字段失真以抑制信息。在另一个实施例中，芯片集可以发送被一个或多个I/O总线所忽略的保留二进制数据。因此，能够与令牌进行安全的通信。
附图说明
在附图中，这里描述的本发明的一个或多个实施例起示例作用，而非限制作用。为了使描述简单清楚，附图中所示的单元不必按比例绘制。例如，为了清楚起见，一些单元的尺寸相对于其它单元被放大。另外，在适当的地方，几个图中有重复的附图标号，以指示相应或类似的单元。
图1示出根据本发明一个实施例包括令牌的计算设备。
图2示出根据本发明一个实施例与令牌通信的流程图。
图3示出根据本发明一个实施例令牌写周期。
图4示出根据本发明一个实施例令牌读周期。
图5示出根据本发明一个实施例包括具有双端口寄存器的芯片集的计算设备。
图6示出根据本发明一个实施例使用双端口寄存器写入令牌的流程图。
图7示出根据本发明一个实施例使用双端口寄存器从令牌读出的流程图。
具体实施方式
以下描述用于与令牌安全通信的方法和装置。在以下描述中，给出了多个特定细节，如通信协议、类型和系统部件的相互关系等，这是为了提供对本发明中一个或多个实施例的完整理解。然而，对于本领域的技术人员来说，显而易见的是，脱离了这些特定细节，本发明的一个或多个实施例也可以实现。另外，为了使描述清楚，本发明没有示出公知的体系结构、控制结构、门级电路和全软件指令序列和技术。本领域的技术人员根据本发明的描述将能够实现适当的功能，而无需过度的实验。
说明书中的“一个实施例”、“一实施例”、“一个示例实施例”等表示描述的实施例可以包括特定特征、结构或特点，但是每个实施例不是必须包括特定特征、结构或特点。另外，以上措辞并不必须指同一实施例。当特定特征、结构或特点与一实施例结合描述时，这表明在本领域技术人员的知识范围内，这些特征、结构或特点可以与其它实施例结合，不管是否被明确地描述。
在以下描述和权利要求中，可以使用术语“耦合”和“连接”，以及派生词“通信地耦合”。可以理解这些术语彼此并不是同义词。在特定实施例中，“连接”可用于表示两个或多个单元直接相互物理或电接触。“耦合”可表示两个或多个单元直接物理或电接触。然而，“耦合”也可以表示两个或多个单元不是直接相互接触，而是彼此协作或交互作用。
使用本领域的技术人员常用的术语给出部分描述，以将他们工作的实质传递给其它本领域的技术人员。另外，根据在程序指令执行过程中执行的操作，给出部分描述。如本领域的技术人员所能理解的，这些操作通常采用可被存储、传递、组合或可通过例如电气部件操作的电、磁或光信号的形式。
图1示出根据本发明一个实施例包括令牌的计算设备。如图1所示的示例计算设备100可以包括一个或多个处理器110，芯片集120和令牌155。
处理器110可以支持一个或多个操作模式，如实模式、保护模式、虚拟8086模式和/或虚拟机模式(VMX模式)。另外，在每个支持的操作模式中，处理器110可以支持一个或多个特许级或特许圈。一般，处理器110的操作模式和特许级限定可执行的指令和执行这些指令的效果。具体而言，只有在处理器110处于适当模式和/或特许级中时，才允许处理器110执行某些特许指令。在本发明的一个实施例中，处理器110可以包括微代码存储器102，用于存储可信微代码。
处理器110通过处理器总线与芯片集120耦合。虽然图1示出两个处理器110通过公共处理器总线164连接到芯片集120，但是本发明的另一实施例可具有多个处理器110，其中每个处理器110通过例如点对点处理器总线直接连接到芯片集120。在本发明的一个实施例中，处理器总线164是与英特尔公司的奔腾4处理器联用的前端总线(FSB)。芯片集120可以包括一个或多个集成电路包或芯片。
在本发明的一个实施例中，基片集120包括耦合在处理器总线164和解码器逻辑103之间的处理器总线接口(I/F)逻辑104。在本发明的一个实施例中，芯片集包括存储器总线接口逻辑106，它通过存储器总线166将芯片集120耦合到存储器130。在本发明的一个实施例中，存储器130包括可信代码131。在本发明的一个实施例中，可信代码131可以是程序代码和/或由处理器110验证的并作为可信代码102存储在处理器110中的数据。
在本发明的一个实施例中，芯片集120包括输入/输出(I/O)总线接口逻辑112，它通过例如I/O总线168与I/O设备113连接。第二I/O总线接口逻辑107使用例如I/O总线169将芯片集120耦合到网络控制器140。
在本发明的一个实施例中，网络控制器140通过网络122将计算设备100连接到一个或多个远程计算设备119。例如，网络控制器140可以包括一个10Mb或100Mb以太网控制器，电缆调制解调器，数字用户线路(DSL)调制解调器，普通老式电话业务(POTS)调制解调器等，用于将计算设备100耦合到一个或多个远程计算设备119。
第三I/O总线接口逻辑108使用例如I/O总线171将基片集120耦合到一个或多个存储设备114。图形总线接口逻辑109通过图形总线174将基片集120耦合到图形控制器115。图形控制器115耦合到显示设备116。
I/O总线I/F逻辑105使用I/O总线162将基片集120耦合到令牌155。在本发明的一个实施例中，I/O总线162可以是少引线数(LPC)总线。令牌155包括一个或多个寄存器156，总线主控引擎157和I/O总线接口逻辑158。耦合到例如键盘、鼠标等的超级I/O控制器118也连接到I/O总线162。
图2示出根据本发明一个实施例与令牌通信的流程图。如图2所示，在步骤210，处理器110向基片集120发出一个读或写请求。在步骤215，基片集120通过处理器总线164接收来自处理器110的请求。在步骤220，基片集120对请求中的地址解码。在本发明的一个实施例中，除了对地址解码以外，基片集120还对请求中的周期类型解码。在步骤225处，处理器总线I/F逻辑104确定请求是否是可信请求。在本发明的一个实施例中，处理器总线I/F逻辑104通过确定被解码的地址是否位于可信配置空间中以及确定请求中请求标识字段中的值是否是指示请求是可信请求的值来进行上述确定步骤225。如果在步骤225中请求不是可信请求，则基片集120中断该请求。在步骤230，处理器总线I/F逻辑104确定请求是否以令牌155为目标。如果处理器总线I/F逻辑104确定请求是以令牌155为目标，例如通过确定偏移范围位于特定范围内来确定，在步骤235处理器总线I/F逻辑104将请求转发到I/O总线I/F逻辑105。如果请求不是以令牌155为目标，则在步骤255，基片集120中断该请求。在步骤240，I/O总线I/F逻辑105经I/O总线162将请求转发到I/O总线接口逻辑158。在本发明的一个实施例中，I/O总线接口逻辑158使用一个令牌周期，它包括确保I/O总线上其它设备忽略转发的请求的代码。在本发明的一个实施例中，代码包括被I/O总线162上其它设备忽略的保留二进制数。在步骤245，当使用代码转发请求时，I/O总线I/F逻辑105确保在除了I/O总线162之外的一个或多个其它总线上抑制请求中的信息。在本发明的一个实施例中，可以通过在除了I/O总线162的一个或多个I/O总线上发送假数据来抑制在一个或多个其它总线上重复请求的信息，从而抑制请求中的信息。在本发明的一个实施例中，重复的代码中包含的地址和数据可能失真，例如通过将一系列无效位写入地址和数据字段。在步骤250，请求结束。
参考图1，在本发明的一个实施例中，处理器总线接口(I/F)逻辑104包括缓冲器和逻辑电路，用于接收来自处理器110的可信周期(如，读或写周期)。在本发明的一个实施例中，处理器总线I/F逻辑104通过识别可信周期中字段中的唯一值来识别可信周期。另外，可信周期可对可信配置空间中的位置寻址。
在本发明的一个实施例中，可信周期可以包括对配置空间的标准存储器读或写周期，倘若基片集120被预编程以允许标准读或写周期。在本发明的一个实施例中，使用可信存储器周期执行对基片集120预编程的程序，来进行对基片集120的预编程。
处理器总线I/F逻辑104将可信周期发送到解码器逻辑103。解码器逻辑103对可信周期解码并确定可信周期中的地址是否是令牌155中的有效地址。如果可信周期中的地址是令牌155中的有效地址，那么将可信周期或可信周期中的信息发送到I/O总线I/F逻辑105。然而，如果可信周期中的地址不是有效地址，那么在本发明的一个实施例中，解码器逻辑103可以通知处理器总线I/F逻辑104中断该可信周期。然而，在处理器总线I/F逻辑104已经接收了整个可信周期的情况下，如果解码出的地址不是有效地址，那么处理器总线I/F逻辑104将放弃该可信周期。在本发明的另一实施例中，处理器总线I/F逻辑104可以返回一些任意的数据，如一系列0或1，或可以复位计算设备100。处理器总线接口逻辑104还可以接收其它处理器周期，如非可信周期或非可信I/O。
处理器总线I/F逻辑104可以与其它总线接口逻辑耦合，如耦合到存储器总线I/F逻辑106。因此，其它总线I/F逻辑也可以通过总线彼此连接，从而相互通信，并根据需要在连接到总线I/F逻辑的不同外围设备之间进行通信。当处理器总线接口逻辑104接收到非可信处理器周期时，处理器总线接口逻辑104将分析它们，并将它们发送到适当的总线接口逻辑。另外，处理器总线接口逻辑104可以响应处理器110，从该处理器110接收到可信周期或其它处理器周期以及适当的确认应答、数据周期或其它周期。
当I/O总线I/F逻辑105接收到可信周期或其中的信息时，I/O总线I/F逻辑105产生令牌周期(如令牌读周期或特殊写周期)。在本发明的一个实施例中，为了防止被诸如总线适配器之类的总线设备窃听，令牌155的令牌周期不在除了I/O总线162之外的一个或多个总线上出现。例如，令牌周期不在I/O总线168、I/O总线169或I/O总线171上出现。在本发明的一个实施例中，由I/O总线接口逻辑105产生的令牌周期被编码，使得I/O总线162上的其它设备，如超级I/O控制器118忽略令牌周期中包含的信息。在本发明的一个实施例中，I/O总线接口逻辑105接收可信周期并产生令牌，并且在产生期间令牌周期在一个或多个其它总线上发送假数据或失真数据，以防止令牌周期的任何信息在其它总线上被重复并被观察到。只有发送到令牌155的令牌周期和I/O总线162具有从处理器总线接口逻辑104接收到的信息。因此从令牌155检索到的信息也只通过处理器总线164发送到处理器110。连接到基片集120的其它总线或者不接收数据，或者接收错误的数据。在本发明的一个实施例中，令牌155上的I/O总线I/F逻辑158接收来自基片集120的数据并将数据写入令牌155的适当寄存器。在本发明的其它实施例中，I/O总线I/F逻辑158返回来自基片集120的令牌读周期请求的数据。
图5示出根据本发明一个实施例包括具有双端口寄存器的芯片集的计算设备。在本发明的一个实施例中，芯片集包括双端口寄存器111，它将处理器总线I/F逻辑104耦合到I/O总线I/F逻辑105。图6示出根据本发明一个实施例使用双端口寄存器写入令牌的流程图。如图6的实施例所示，在步骤610，处理器110向基片集120发出一个读或写请求。在步骤615，基片集120通过处理器总线164接收来自处理器110的请求。在本发明的一个实施例中，在从处理器110接收了请求之后，芯片集120对请求中的地址解码。在本发明的一个实施例中，除了对地址解码以外，基片集120还对请求中的周期类型解码。在步骤620，处理器总线I/F逻辑104确定请求是否是可信请求。在本发明的一个实施例中，处理器总线I/F逻辑104通过确定被解码的地址是否位于可信配置空间中以及确定请求中请求标识字段中的值是否是指示请求是可信请求的值来进行上述确定步骤620。如果请求不是可信请求，在步骤625基片集120中断该请求。在步骤630，处理器总线I/F逻辑104确定请求是否以令牌155为目标。如果处理器总线I/F逻辑104确定请求是以令牌155为目标，例如通过确定偏移范围位于特定范围内来确定，在步骤635芯片集120锁存请求中的数据。如果请求不是以令牌155为目标，则在步骤625，基片集120中断该请求。在步骤640，处理器110可以使用例如标准写事务将令牌155的一个或多个值写入双端口寄存器111。在步骤645，处理器可以产生对令牌155的标准I/O写命令，用于通知令牌155从芯片集120的双端口寄存器111中取出一个或多个值。在步骤650，令牌155可成为I/O总线控制器(使用总线主控引擎157)并从双端口寄存器111读出由处理器110写入的一个或多个值。在本发明的一个实施例中，利用帮助确保I/O总线162上其它设备忽略令牌的读周期的代码，令牌155从双端口寄存器111读出一个或多个值。在本发明的一个实施例中，代码包括被I/O总线162上其它设备忽略的保留二进制数。然后，I/O总线I/F逻辑158将读出的值存入令牌155中的寄存器156。在步骤655，完成请求。
图7示出根据本发明一个实施例使用双端口寄存器从令牌读出的流程图。如图7所示的实施例，在步骤705，处理器110可以产生对令牌155的标准I/O写命令，通知令牌155将一个或多个值写入双端口寄存器111。在步骤710，令牌155可成为I/O总线控制器(使用总线主控引擎157)并将一个或多个值写入双端口寄存器111。在本发明的一个实施例中，I/O总线接口逻辑158使用令牌周期，它包括确保I/O总线162上其它设备忽略该写周期的代码。在本发明的一个实施例中，代码包括被I/O总线162上其它设备忽略的保留二进制数。在步骤715，处理器110对芯片集120发出读/写请求。在步骤720，基片集120通过处理器总线164接收来自处理器110的请求。在本发明的一个实施例中，在从处理器110接收了请求之后，芯片集120对请求中的地址解码。在本发明的一个实施例中，除了对地址解码以外，基片集120还对请求中的周期类型解码。在步骤725，处理器总线I/F逻辑104确定请求是否是可信请求。在本发明的一个实施例中，处理器总线I/F逻辑104通过确定被解码的地址是否位于可信配置空间中以及确定请求中请求标识字段中的值是否指示请求是可信请求的值来进行上述确定步骤725。如果请求不是可信请求，在步骤730基片集120中断该请求。在步骤735，处理器总线I/F逻辑104确定请求是否以令牌155为目标。如果处理器总线I/F逻辑104确定请求是以令牌155为目标，例如通过确定偏移范围位于特定范围内来确定，在步骤740芯片集120向处理器110提供锁存数据。如果请求不是以令牌155为目标，则在步骤730，基片集120中断该请求。在步骤740，芯片集120将双端口寄存器111中的锁存数据提供给处理器110。在步骤745，完成请求。
与芯片集120连接的接口和外围可以具有与图1所示不同的构造。在本发明的一个实施例中，存储器片组(MCH)包括存储器总线接口逻辑106，它将存储器130耦合到芯片集120。MCH可以包括图形总线接口逻辑109，它连接到图形控制器115或加速图形端口(AGP)(未图示)。I/O控制器片组(ICH)也可以耦合到MCH。ICH可以包括I/O总线接口逻辑105和将ICH连接到多个I/O设备的多个I/O总线接口逻辑。在上述构造中，ICH的所有处理器110周期边界由MCH接收并被解码。对于不对应于MCH中寄存器的地址范围，MCH将配置空间周期(即可信周期)发送到ICH。在本发明的一个实施例中，不对应于MCH中寄存器的地址范围是令牌155的地址范围。
在本发明的一个实施例中，令牌155的处理器110可信周期是普通存储器读和写周期，其地址与处理器总线164上的地址(即可信配置空间中的地址)匹配。在本发明的一个实施例中，ICH忽略对可信配置空间寻址但是从MCH以外发出的存储器读和写周期。例如，如果存储器读周期从外围部件互连(PCI)总线发出，并且其地址位于可信配置空间中，那么ICH忽略该存储器读周期。
图3示出根据本发明一个实施例在I/O总线上的令牌写周期。在本发明的一个实施例中，I/O总线162上的令牌写周期300用于将信息从处理器110写入令牌155。在本发明的一个实施例中，令牌写周期300是LPC写周期。令牌写周期包括开始字段305、周期类型+显示(dir)字段310、地址(ADDR)字段315、数据字段320、转向(TAR)字段325、同步(sync)字段330和第二转向(TAR)字段335。然而，为了将从例如处理器110或处理器总线I/F逻辑104接收到的信息发送到令牌155，可以使用开始字段305中的保留位。在本发明的一个实施例中，开始字段305可以包括在0100-1100范围内的保留二进制位(二进制数)，并可用于写入令牌155。令牌写周期300的开始字段中的保留二进制数只能由I/O总线162上的令牌155接收，而被其它设备忽略，如与I/O总线162连接的超级I/O控制器118。在本发明的一个实施例中，如果I/O总线162上的其它设备接收到开始位，那么一旦其它设备对开始位进行解码并指示是保留二进制数，令牌写周期的剩余部分就被忽略。因此只有I/O总线162上的令牌155能接收来自处理器110的数据。虽然上述实施例使用LPC写周期的开始字段中的保留位，但是其它实施例可以使用保留位位于开始字段中的任何其它标准。
I/O总线具有一个控制线LFRAME#(未图示)，芯片集120用它开始或停止与令牌155之间的信息传递。具体而言，在令牌写周期300的开始字段305期间发出LFRAME#信号。芯片集120，尤其是I/O总线接口逻辑105可以在令牌写周期300上驱动数据，然后使总线转向监控令牌完成周期的情况。在发送了同步信号330之后，令牌155使总线转向芯片集120，并结束该周期。
在本发明的一个实施例中，开始字段305表示令牌写周期300的开始或停止。当LFRAME#激活时，包括令牌155的所有外围设备可以进入监控I/O总线162的状态。在LFRAME#激活时，开始字段305可以具有多个值。通常，开始字段305表示总线控制器的设备号，或表示非总线控制周期的“开始/停止”指示。一般，如果观察到保留字段，如0001或0100-1100，外围设备则忽略发送的数据，并且用令牌写周期300发送的数据也被忽略。然而，为了确保位置，其中确保从例如芯片集120到令牌155的通路，芯片集120在开始字段305中使用保留二进制数。当令牌155对开始字段中的保留二进制数解码时，它响应令牌写周期300并可以将芯片写周期300中包含的数据写入令牌155中的一个或多个寄存器。因此，当令牌155对具有例如0101(保留二进制数)的开始字段解码时，它响应令牌写周期300中被发送的信息。
图4示出根据本发明一个实施例I/O总线上的令牌读周期。在本发明的一个实施例中，I/O总线162上的令牌读周期400用于从令牌155读取信息。令牌读周期400包括开始字段405、周期类型+显示字段410、地址(ADDR)字段415、转向(TAR)字段420、同步(sync)字段425、数据字段430、和第二转向(TAR)字段435。然而，为了从令牌155读取信息，可以使用开始字段405中的保留位。在本发明的一个实施例中，开始字段405可以包括在0100-1110范围内的保留二进制位(二进制数)或二进制数0001，并可用于读取令牌155。令牌读周期400的开始字段中的保留二进制数只能由I/O总线162上的令牌155接收，而被其它设备忽略，如与I/O总线162连接的超级I/O控制器118。在本发明的一个实施例中，如果I/O总线162上的其它设备接收到开始位，那么一旦其它设备对开始位进行解码并指示是保留二进制数，令牌写周期的剩余部分就被忽略。因此只有I/O总线162上的令牌155能接收来自处理器110的读指令。
I/O总线具有一个控制线LFRAME#(未图示)，芯片集120用它开始或停止与令牌155之间的信息传递。具体而言，在令牌读周期500的开始字段505期间发出LFRAME#信号。芯片集120，尤其是I/O总线接口逻辑105可以在令牌读周期400上驱动数据，然后使总线转向监控令牌155的请求数据和完成周期的情况。在发送了同步信号425之后，令牌155发送请求的数据430，并使总线转向芯片集120，并结束该周期。虽然上述实施例使用LPC读周期的开始字段中的保留位，但是其它实施例可以使用保留位位于开始字段中的任何其它标准。
在本发明的一个实施例中，开始字段405表示令牌读周期400的开始或停止。当LFRAME#激活时，包括令牌155的所有外围设备可以进入监控I/O总线162的状态。在LFRAME#激活时，开始字段405可以具有多个值。通常，开始字段405表示总线控制器的设备号，或表示非总线控制周期的“开始/停止”指示。一般，如果观察到保留字段，如0001或0100-1100，外围设备则忽略发送的数据，并且用令牌读周期400发送的数据也被忽略。然而，为了确保位置，其中确保从例如芯片集120到令牌155的通路，芯片集120在开始字段405中使用保留二进制数。当令牌155对开始字段中的保留二进制数解码时，它响应令牌读周期400，并可以从令牌155中的一个或多个寄存器获得数据，并对令牌读周期400中数据字段中的数据编码。因此，当令牌155对具有例如0101(保留二进制数)的开始字段解码时，它响应令牌读周期400中请求的信息。
因此，揭示了一种与令牌安全通信的方法和装置，其中从令牌发送和接收的信息只存在于处理器总线和I/O总线。虽然说明并描述了本发明的示例实施例，但是本领域的技术人员可以理解不脱离本发明的真实范围，可以进行各种其它变化和等价替换。另外，不脱离这里描述的中心发明构思可以进行多种变化使具体情况适合于本发明的教义。因此本发明不限于揭示的具体实施例，而是本发明包括落入所附权利要求范围内的所有实施例。

Claims (28)

1.一种装置，其特征在于，包括：
处理器，耦合到第一总线，用于发出可信请求；和
芯片集，通过第一总线耦合到处理器，所述芯片集通过第二总线耦合到令牌，所述芯片集对来自处理器的可信请求解码并将可信请求转发到令牌，所述芯片集防止可信请求在除了第一总线和第二总线以外的一个或多个总线上被重复。
2.如权利要求1所述的装置，其特征在于，第一总线是前端总线FSB，第二总线是少引线数LPC总线。
3.如权利要求1所述的装置，其特征在于，可信请求包括对可信配置空间寻址的请求。
4.如权利要求1所述的装置，其特征在于，响应处理器执行的微代码或可信代码，发出可信请求。
5.如权利要求1所述的装置，其特征在于，芯片集包括解码器逻辑，用于对可信请求中的地址解码。
6.如权利要求2所述的装置，其特征在于，芯片集向除了第一总线和第二总线以外的一个或多个总线发送假数据。
7.如权利要求1所述的装置，其特征在于，所述芯片集对以令牌为目标的可信请求编码，以防止第二总线上的一个或多个其它设备读取可信请求。
8.如权利要求1所述的装置，其特征在于，所述令牌还包括：
一个或多个寄存器；
输入/输出I/0总线接口逻辑，用于经第二总线将令牌耦合到芯片集，所述令牌接收来自芯片集的可信请求，所述可信请求包括保留位以防止可信请求在除了第一总线和第二总线以外的一个或多个总线上被重复。
9.如权利要求8所述的装置，其特征在于，令牌包括总线主控引擎。
10.如权利要求8所述的装置，其特征在于，可信请求包括的保留位包括0001、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101和1110中的任何一个。
11.如权利要求2所述的装置，其特征在于，所述芯片集对LPC总线上的所述令牌产生少引线数LPC周期，所述LPC周期包括开始字段，开始字段包括0001、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101和1110中的任何一个。
12.如权利要求11所述的装置，其特征在于，LPC周期包括的开始字段包括0100到1110范围内的至少一个二进制数。
13.如权利要求11所述的装置，其特征在于，芯片集防止LPC周期出现在除了第一总线和LPC总线之外的一个或多个总线上。
14.如权利要求11所述的装置，其特征在于，LPC总线上的所述令牌是可信平台模块TPM。
15.如权利要求11所述的装置，其特征在于，如果LPC周期存在于除了第一总线和LPC总线之外的一个或多个总线上，芯片集使LPC周期中包含的信息成为无效。
16.一种方法，其特征在于，包括以下步骤：
经由第一总线由处理器向芯片集发出一个可信请求；
芯片集对从处理器接收到的可信请求进行解码；和
使用代码经第二总线将可信请求转发到令牌，选择所述代码以防止可信请求在除了第一总线和第二总线以外的一个或多个总线上被重复。
17.如权利要求16所述的方法，其特征在于，还包括在经第二总线将可信请求转发到令牌之后，在除了第一总线和第二总线以外的一个或多个总线上抑制可信请求。
18.如权利要求16所述的方法，其特征在于，所述代码包括可信请求中的保留位。
19.如权利要求16所述的方法，其特征在于，还包括：
如果由芯片集的解码确定可信请求以令牌为目标，由处理器使用可信周期将数据写入双端口寄存器；和
由处理器对令牌产生标准输入/输出I/O写周期，以通知令牌从双端口寄存器读取数据。
20.如权利要求19所述的方法，其特征在于，还包括令牌成为总线控制器以从双端口寄存器读取数据。
21.如权利要求19所述的方法，其特征在于，还包括：
由处理器对令牌产生标准输入/输出I/O写周期，以通知令牌将数据写入双端口寄存器；
由令牌将数据写入双端口寄存器；
由处理器生成读出请求，
在由芯片集确定读出请求是可信的且以令牌为目标后将由令牌写入的数据提供给处理器，和
使用可信周期从双端口寄存器读出由令牌写入的数据。
22.如权利要求21所述的方法，其特征在于，还包括令牌成为总线控制器以将数据写入双端口寄存器。
23.一种芯片集，其特征在于，它包括：
第一接口逻辑，用于从处理器经第一总线接收可信请求；
第二接口逻辑，经第二总线与令牌耦合；
解码逻辑，耦合到第一接口逻辑和第二接口逻辑，所述第一接口逻辑对可信请求解码，所述第一接口逻辑确定可信请求是来自处理器的可信请求，所述第一接口逻辑进一步确定可信请求以令牌为目标；和
如果可信请求以令牌为目标，那么第一接口逻辑将可信请求发送到第二接口逻辑，所述第二接口逻辑防止可信请求出现在除了第一总线和第二总线以外的任何其它总线上。
24.如权利要求23所述的芯片集，其特征在于，第二接口逻辑向除了第一总线和第二总线以外的任何其它总线发送假数据。
25.如权利要求23所述的芯片集，其特征在于，所述第二接口逻辑对以令牌为目标的可信请求编码，以防止第二总线上的一个或多个其它设备读取可信请求。
26.如权利要求23所述的芯片集，其特征在于，还包括：
双端口寄存器，所述双端口寄存器将处理器耦合到令牌，所述双端口寄存器在可信周期中为令牌接收来自处理器的一个值，所述处理器为令牌生成一写入周期以通知令牌获得来自双端口寄存器的值。
27.如权利要求26所述的芯片集，其特征在于，还包括处理器使用可信微代码将该值写入双端口寄存器。
28.如权利要求26所述的芯片集，其特征在于，还包括处理器将标准输入输出I/O写入周期写入令牌以通知令牌从双端口寄存器读出数据。
CN038136864A 2002-04-15 2003-04-02 与令牌安全通信的方法和装置 Expired - Fee Related CN1659496B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/122,544 US7076669B2 (en) 2002-04-15 2002-04-15 Method and apparatus for communicating securely with a token
US10/122,544 2002-04-15
PCT/US2003/010246 WO2003090048A2 (en) 2002-04-15 2003-04-02 Method and apparatus for communicating securely with a token

Publications (2)

Publication Number Publication Date
CN1659496A CN1659496A (zh) 2005-08-24
CN1659496B true CN1659496B (zh) 2010-05-26

Family

ID=28790565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038136864A Expired - Fee Related CN1659496B (zh) 2002-04-15 2003-04-02 与令牌安全通信的方法和装置

Country Status (7)

Country Link
US (1) US7076669B2 (zh)
EP (1) EP1495391A2 (zh)
KR (1) KR100643814B1 (zh)
CN (1) CN1659496B (zh)
AU (1) AU2003223438A1 (zh)
TW (1) TWI267750B (zh)
WO (1) WO2003090048A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2395498C (en) * 1999-12-24 2013-08-27 Telstra New Wave Pty Ltd A virtual token
US7076669B2 (en) * 2002-04-15 2006-07-11 Intel Corporation Method and apparatus for communicating securely with a token
US20050044408A1 (en) * 2003-08-18 2005-02-24 Bajikar Sundeep M. Low pin count docking architecture for a trusted platform
US7631348B2 (en) * 2004-11-22 2009-12-08 Standard Microsystems Corporation Secure authentication using a low pin count based smart card reader
US20060294380A1 (en) * 2005-06-28 2006-12-28 Selim Aissi Mechanism to evaluate a token enabled computer system
US7991932B1 (en) 2007-04-13 2011-08-02 Hewlett-Packard Development Company, L.P. Firmware and/or a chipset determination of state of computer system to set chipset mode
US20100250949A1 (en) * 2009-03-31 2010-09-30 Torino Maria E Generation, requesting, and/or reception, at least in part, of token
US8935775B2 (en) * 2012-06-28 2015-01-13 Intel Corporation Method and apparatus for dishonest hardware policies
CN109190383B (zh) * 2018-09-30 2021-08-03 龙芯中科技术股份有限公司 访问指令的处理方法、装置及设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892900A (en) * 1996-08-30 1999-04-06 Intertrust Technologies Corp. Systems and methods for secure transaction management and electronic rights protection
CN1322312A (zh) * 1998-10-07 2001-11-14 因芬尼昂技术股份公司 拷贝保护系统与方法

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699532A (en) * 1970-04-21 1972-10-17 Singer Co Multiprogramming control for a data handling system
US3996449A (en) * 1975-08-25 1976-12-07 International Business Machines Corporation Operating system authenticator
US4162536A (en) * 1976-01-02 1979-07-24 Gould Inc., Modicon Div. Digital input/output system and method
US4037214A (en) * 1976-04-30 1977-07-19 International Business Machines Corporation Key register controlled accessing system
US4247905A (en) * 1977-08-26 1981-01-27 Sharp Kabushiki Kaisha Memory clear system
US4278837A (en) * 1977-10-31 1981-07-14 Best Robert M Crypto microprocessor for executing enciphered programs
US4276594A (en) * 1978-01-27 1981-06-30 Gould Inc. Modicon Division Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same
US4207609A (en) * 1978-05-08 1980-06-10 International Business Machines Corporation Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system
JPS5823570B2 (ja) * 1978-11-30 1983-05-16 国産電機株式会社 液面検出装置
JPS5576447A (en) * 1978-12-01 1980-06-09 Fujitsu Ltd Address control system for software simulation
US4307447A (en) * 1979-06-19 1981-12-22 Gould Inc. Programmable controller
US4307214A (en) * 1979-12-12 1981-12-22 Phillips Petroleum Company SC2 activation of supported chromium oxide catalysts
US4319323A (en) * 1980-04-04 1982-03-09 Digital Equipment Corporation Communications device for data processing system
US4419724A (en) * 1980-04-14 1983-12-06 Sperry Corporation Main bus interface package
US4366537A (en) * 1980-05-23 1982-12-28 International Business Machines Corp. Authorization mechanism for transfer of program control or data between different address spaces having different storage protect keys
US4403283A (en) * 1980-07-28 1983-09-06 Ncr Corporation Extended memory system and method
DE3034581A1 (de) * 1980-09-13 1982-04-22 Robert Bosch Gmbh, 7000 Stuttgart Auslesesicherung bei einchip-mikroprozessoren
US4521852A (en) * 1982-06-30 1985-06-04 Texas Instruments Incorporated Data processing device formed on a single semiconductor substrate having secure memory
JPS59111561A (ja) 1982-12-17 1984-06-27 Hitachi Ltd 複合プロセツサ・システムのアクセス制御方式
US4759064A (en) * 1985-10-07 1988-07-19 Chaum David L Blind unanticipated signature systems
US4975836A (en) * 1984-12-19 1990-12-04 Hitachi, Ltd. Virtual computer system
JPS61206057A (ja) * 1985-03-11 1986-09-12 Hitachi Ltd アドレス変換装置
FR2601525B1 (fr) * 1986-07-11 1988-10-21 Bull Cp8 Dispositif de securite interdisant le fonctionnement d'un ensemble electronique apres une premiere coupure de son alimentation electrique
US5007082A (en) * 1988-08-03 1991-04-09 Kelly Services, Inc. Computer software encryption apparatus
US5079737A (en) * 1988-10-25 1992-01-07 United Technologies Corporation Memory management unit for the MIL-STD 1750 bus
JPH02171934A (ja) * 1988-12-26 1990-07-03 Hitachi Ltd 仮想計算機システム
JPH02208740A (ja) * 1989-02-09 1990-08-20 Fujitsu Ltd 仮想計算機制御方式
JP2590267B2 (ja) * 1989-06-30 1997-03-12 株式会社日立製作所 仮想計算機における表示制御方式
US5022077A (en) * 1989-08-25 1991-06-04 International Business Machines Corp. Apparatus and method for preventing unauthorized access to BIOS in a personal computer system
JP2825550B2 (ja) * 1989-09-21 1998-11-18 株式会社日立製作所 多重仮想空間アドレス制御方法および計算機システム
CA2010591C (en) * 1989-10-20 1999-01-26 Phillip M. Adams Kernels, description tables and device drivers
CA2027799A1 (en) * 1989-11-03 1991-05-04 David A. Miller Method and apparatus for independently resetting processors and cache controllers in multiple processor systems
US5075842A (en) * 1989-12-22 1991-12-24 Intel Corporation Disabling tag bit recognition and allowing privileged operations to occur in an object-oriented memory protection mechanism
US5108590A (en) * 1990-09-12 1992-04-28 Disanto Dennis Water dispenser
US5230069A (en) * 1990-10-02 1993-07-20 International Business Machines Corporation Apparatus and method for providing private and shared access to host address and data spaces by guest programs in a virtual machine computer system
US5317705A (en) * 1990-10-24 1994-05-31 International Business Machines Corporation Apparatus and method for TLB purge reduction in a multi-level machine system
US5287363A (en) * 1991-07-01 1994-02-15 Disk Technician Corporation System for locating and anticipating data storage media failures
US5437033A (en) * 1990-11-16 1995-07-25 Hitachi, Ltd. System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode
US5255379A (en) * 1990-12-28 1993-10-19 Sun Microsystems, Inc. Method for automatically transitioning from V86 mode to protected mode in a computer system using an Intel 80386 or 80486 processor
US5319760A (en) * 1991-06-28 1994-06-07 Digital Equipment Corporation Translation buffer for virtual machines with address space match
US5522075A (en) * 1991-06-28 1996-05-28 Digital Equipment Corporation Protection ring extension for computers having distinct virtual machine monitor and virtual machine address spaces
US5455909A (en) 1991-07-05 1995-10-03 Chips And Technologies Inc. Microprocessor with operation capture facility
JPH06236284A (ja) * 1991-10-21 1994-08-23 Intel Corp コンピュータシステム処理状態を保存及び復元する方法及びコンピュータシステム
US5627987A (en) * 1991-11-29 1997-05-06 Kabushiki Kaisha Toshiba Memory management and protection system for virtual memory in computer system
US5574936A (en) * 1992-01-02 1996-11-12 Amdahl Corporation Access control mechanism controlling access to and logical purging of access register translation lookaside buffer (ALB) in a computer system
US5421006A (en) * 1992-05-07 1995-05-30 Compaq Computer Corp. Method and apparatus for assessing integrity of computer system software
US5237616A (en) * 1992-09-21 1993-08-17 International Business Machines Corporation Secure computer system having privileged and unprivileged memories
US5293424A (en) * 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
JP2765411B2 (ja) * 1992-11-30 1998-06-18 株式会社日立製作所 仮想計算機方式
US5668971A (en) * 1992-12-01 1997-09-16 Compaq Computer Corporation Posted disk read operations performed by signalling a disk read complete to the system prior to completion of data transfer
JPH06187178A (ja) * 1992-12-18 1994-07-08 Hitachi Ltd 仮想計算機システムの入出力割込み制御方法
US5483656A (en) * 1993-01-14 1996-01-09 Apple Computer, Inc. System for managing power consumption of devices coupled to a common bus
US5469557A (en) * 1993-03-05 1995-11-21 Microchip Technology Incorporated Code protection in microcontroller with EEPROM fuses
FR2703800B1 (fr) * 1993-04-06 1995-05-24 Bull Cp8 Procédé de signature d'un fichier informatique, et dispositif pour la mise en Óoeuvre.
JPH06348867A (ja) * 1993-06-04 1994-12-22 Hitachi Ltd マイクロコンピュータ
US5555385A (en) * 1993-10-27 1996-09-10 International Business Machines Corporation Allocation of address spaces within virtual machine compute system
US5825880A (en) * 1994-01-13 1998-10-20 Sudia; Frank W. Multi-step digital signature method and system
US5459869A (en) * 1994-02-17 1995-10-17 Spilo; Michael L. Method for providing protected mode services for device drivers and other resident software
US5604805A (en) * 1994-02-28 1997-02-18 Brands; Stefanus A. Privacy-protected transfer of electronic information
US5684881A (en) * 1994-05-23 1997-11-04 Matsushita Electric Industrial Co., Ltd. Sound field and sound image control apparatus and method
US5539828A (en) * 1994-05-31 1996-07-23 Intel Corporation Apparatus and method for providing secured communications
US5473692A (en) * 1994-09-07 1995-12-05 Intel Corporation Roving software license for a hardware agent
US5978481A (en) * 1994-08-16 1999-11-02 Intel Corporation Modem compatible method and apparatus for encrypting data that is transparent to software applications
JPH0883211A (ja) * 1994-09-12 1996-03-26 Mitsubishi Electric Corp データ処理装置
EP0706275B1 (en) * 1994-09-15 2006-01-25 International Business Machines Corporation System and method for secure storage and distribution of data using digital signatures
US6058478A (en) * 1994-09-30 2000-05-02 Intel Corporation Apparatus and method for a vetted field upgrade
US5606617A (en) * 1994-10-14 1997-02-25 Brands; Stefanus A. Secret-key certificates
US5564040A (en) * 1994-11-08 1996-10-08 International Business Machines Corporation Method and apparatus for providing a server function in a logically partitioned hardware machine
US5560013A (en) * 1994-12-06 1996-09-24 International Business Machines Corporation Method of using a target processor to execute programs of a source architecture that uses multiple address spaces
US5555414A (en) * 1994-12-14 1996-09-10 International Business Machines Corporation Multiprocessing system including gating of host I/O and external enablement to guest enablement at polling intervals
US5615263A (en) * 1995-01-06 1997-03-25 Vlsi Technology, Inc. Dual purpose security architecture with protected internal operating system
US5764969A (en) * 1995-02-10 1998-06-09 International Business Machines Corporation Method and system for enhanced management operation utilizing intermixed user level and supervisory level instructions with partial concept synchronization
US5717903A (en) * 1995-05-15 1998-02-10 Compaq Computer Corporation Method and appartus for emulating a peripheral device to allow device driver development before availability of the peripheral device
JP3451595B2 (ja) * 1995-06-07 2003-09-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 二つの別個の命令セット・アーキテクチャへの拡張をサポートすることができるアーキテクチャ・モード制御を備えたマイクロプロセッサ
US5684948A (en) * 1995-09-01 1997-11-04 National Semiconductor Corporation Memory management circuit which provides simulated privilege levels
US5633929A (en) * 1995-09-15 1997-05-27 Rsa Data Security, Inc Cryptographic key escrow system having reduced vulnerability to harvesting attacks
US5737760A (en) * 1995-10-06 1998-04-07 Motorola Inc. Microcontroller with security logic circuit which prevents reading of internal memory by external program
JP3693721B2 (ja) * 1995-11-10 2005-09-07 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
US5657445A (en) * 1996-01-26 1997-08-12 Dell Usa, L.P. Apparatus and method for limiting access to mass storage devices in a computer system
US5835594A (en) * 1996-02-09 1998-11-10 Intel Corporation Methods and apparatus for preventing unauthorized write access to a protected non-volatile storage
US5809546A (en) * 1996-05-23 1998-09-15 International Business Machines Corporation Method for managing I/O buffers in shared storage by structuring buffer table having entries including storage keys for controlling accesses to the buffers
US5729760A (en) * 1996-06-21 1998-03-17 Intel Corporation System for providing first type access to register if processor in first mode and second type access to register if processor not in first mode
US5740178A (en) * 1996-08-29 1998-04-14 Lucent Technologies Inc. Software for controlling a reliable backup memory
US6055637A (en) * 1996-09-27 2000-04-25 Electronic Data Systems Corporation System and method for accessing enterprise-wide resources by presenting to the resource a temporary credential
US5937063A (en) * 1996-09-30 1999-08-10 Intel Corporation Secure boot
US5844986A (en) * 1996-09-30 1998-12-01 Intel Corporation Secure BIOS
US5935242A (en) * 1996-10-28 1999-08-10 Sun Microsystems, Inc. Method and apparatus for initializing a device
US5852717A (en) * 1996-11-20 1998-12-22 Shiva Corporation Performance optimizations for computer networks utilizing HTTP
US5901225A (en) * 1996-12-05 1999-05-04 Advanced Micro Devices, Inc. System and method for performing software patches in embedded systems
US5757919A (en) * 1996-12-12 1998-05-26 Intel Corporation Cryptographically protected paging subsystem
US5953502A (en) 1997-02-13 1999-09-14 Helbig, Sr.; Walter A Method and apparatus for enhancing computer system security
US5935249A (en) * 1997-02-26 1999-08-10 Sun Microsystems, Inc. Mechanism for embedding network based control systems in a local network interface device
US6044478A (en) * 1997-05-30 2000-03-28 National Semiconductor Corporation Cache with finely granular locked-down regions
US5987557A (en) * 1997-06-19 1999-11-16 Sun Microsystems, Inc. Method and apparatus for implementing hardware protection domains in a system with no memory management unit (MMU)
US6035374A (en) * 1997-06-25 2000-03-07 Sun Microsystems, Inc. Method of executing coded instructions in a multiprocessor having shared execution resources including active, nap, and sleep states in accordance with cache miss latency
US6014745A (en) * 1997-07-17 2000-01-11 Silicon Systems Design Ltd. Protection for customer programs (EPROM)
US5978475A (en) * 1997-07-18 1999-11-02 Counterpane Internet Security, Inc. Event auditing system
US5919257A (en) * 1997-08-08 1999-07-06 Novell, Inc. Networked workstation intrusion detection system
US5935247A (en) * 1997-09-18 1999-08-10 Geneticware Co., Ltd. Computer system having a genetic code that cannot be directly accessed and a method of maintaining the same
US5970147A (en) * 1997-09-30 1999-10-19 Intel Corporation System and method for configuring and registering a cryptographic device
US6795905B1 (en) * 2000-03-31 2004-09-21 Intel Corporation Controlling accesses to isolated memory using a memory controller for isolated execution
US6678833B1 (en) * 2000-06-30 2004-01-13 Intel Corporation Protection of boot block data and accurate reporting of boot block contents
US6630936B1 (en) * 2000-09-28 2003-10-07 Intel Corporation Mechanism and method for enabling two graphics controllers to each execute a portion of a single block transform (BLT) in parallel
US20030126454A1 (en) * 2001-12-28 2003-07-03 Glew Andrew F. Authenticated code method and apparatus
US7480806B2 (en) * 2002-02-22 2009-01-20 Intel Corporation Multi-token seal and unseal
US7069442B2 (en) * 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US7076669B2 (en) * 2002-04-15 2006-07-11 Intel Corporation Method and apparatus for communicating securely with a token

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892900A (en) * 1996-08-30 1999-04-06 Intertrust Technologies Corp. Systems and methods for secure transaction management and electronic rights protection
CN1322312A (zh) * 1998-10-07 2001-11-14 因芬尼昂技术股份公司 拷贝保护系统与方法

Also Published As

Publication number Publication date
TW200401980A (en) 2004-02-01
US7076669B2 (en) 2006-07-11
US20030196088A1 (en) 2003-10-16
KR100643814B1 (ko) 2006-11-10
WO2003090048A2 (en) 2003-10-30
WO2003090048A3 (en) 2004-09-23
TWI267750B (en) 2006-12-01
EP1495391A2 (en) 2005-01-12
CN1659496A (zh) 2005-08-24
KR20050000512A (ko) 2005-01-05
AU2003223438A1 (en) 2003-11-03

Similar Documents

Publication Publication Date Title
US7139890B2 (en) Methods and arrangements to interface memory
US6820177B2 (en) Protected configuration space in a protected environment
AU611468B2 (en) Virtual input/output commands
US8839001B2 (en) Infinite key memory transaction unit
CN1659497B (zh) 保护内存不受复位之后的攻击
KR100871182B1 (ko) Ｓｉｍ 장치용 컴퓨터 시스템 내에 신뢰 채널을 제공하는방법 및 시스템
US7571294B2 (en) NoDMA cache
CN110069439A (zh) 设备认证
KR20000048718A (ko) 안전 부팅
MX2013006157A (es) Dispositivo y metodo de gestion de datos sensibles.
CN105339945A (zh) 安全处理环境中的特征许可
CN101877246A (zh) 加密u盘实现方法
CN1659496B (zh) 与令牌安全通信的方法和装置
CN107832589A (zh) 软件版权保护方法及其系统
CN101826143A (zh) 用于在安全执行期间资源的无死锁总线保护的系统和方法
CN109977702A (zh) 一种基于ds2432芯片的fpga设备加密认证系统和方法
JP4009437B2 (ja) 情報処理装置
JPS5947646A (ja) 計算機デ−タ処理装置および方法
JPH03500462A (ja) ソフトウェアの保護およびそのユニバーサル化のための方法および装置
CN100504829C (zh) 经由边带信道的信息的传递，以及使用上述内容来验证位置关系
CN115659379A (zh) 一种总线访问权限控制方法及装置
US7246213B2 (en) Data address security device and method
CN107466400A (zh) 用于在至少两个功能实体之间共享存储器的方法
KR100606196B1 (ko) 모바일 플랫폼 트랜잭션을 위한 신뢰 입력
CN112688787B (zh) 基于Mifare卡片的认证平台及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20190402