CN107077409A - 用于在电子系统中进行多接口调试的嵌入式通用串行总线(usb)调试块(eud) - Google Patents
用于在电子系统中进行多接口调试的嵌入式通用串行总线(usb)调试块(eud) Download PDFInfo
- Publication number
- CN107077409A CN107077409A CN201580058555.4A CN201580058555A CN107077409A CN 107077409 A CN107077409 A CN 107077409A CN 201580058555 A CN201580058555 A CN 201580058555A CN 107077409 A CN107077409 A CN 107077409A
- Authority
- CN
- China
- Prior art keywords
- eud
- usb
- debugging
- electronic system
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Abstract
公开了用于在电子系统中进行多接口调试的嵌入式通用串行总线(USB)调试块(EUD)。电子系统包含要求大量测试和调试来确保良好的质量和性能的复杂集成电路(IC)。在示例性方面,在电子系统中提供了EUD。EUD配置成向电子系统中的多个内部调试接口发送控制信息和/或从电子系统中的多个内部调试接口收集调试信息。EUD还配置成将调试信息转换成USB格式,从而调试信息能够通过由电子系统提供的USB接口而被外部访问。EUD可以提供电子系统的非侵入性监视。当EUD被启用时,电子系统能够将USB端口用于任务模式中的通信。附加地,电子系统在EUD持续工作时能够在功率节省模式期间开启或关闭所有系统时钟。
Description
优先权要求
本申请要求于2014年10月30日提交的题为“EMBEDDED UNIVERSAL SERIAL BUS(USB)DEBUG(EUD)FOR MULTI-INTERFACED DEBUGGING IN ELECTRONIC SYSTEMS(用于在电子系统中进行多接口调试的嵌入式通用串行总线(USB)调试块(EUD))”的美国专利申请S/N14/527,873的优先权,该申请通过援引全部纳入于此。
背景
I.公开领域
本公开的技术一般涉及调试电子系统。
II.背景技术
移动计算设备在当代社会已变得普遍。移动计算设备的流行可归因于在此类计算设备内启用的许多功能。已经设计并制造出日益复杂的集成电路(IC)以提供移动计算设备内日益强大的功能性。在一些情况中,移动计算设备的整个系统被集成到称之为片上系统(SOC)的单个IC中。在一些其他情况中,移动计算设备的整个系统由封装到称之为系统级封装(SIP)的集成模块中多个IC支持。
IC和移动计算设备在它们各自的研发生命周期的不同阶段期间被反复测试和调试,以致力于在向消费者发布移动计算设备之前检测并消除潜在的差错。测试是用于在特定条件下检测疑似差错的过程,而调试是用来调查疑似差错的确切起因的过程。实际的调试办法涉及分析在各种测试条件下从被测试设备(DUT)获得的执行日志。在调试移动计算设备以及其内诸IC的情况中,经常采用已制定的调试方法体系和工具,诸如联合测试动作组(JTAG)录入、串行有线调试(SWD)、系统迹线,以及通用异步接收机/发射机(UART)录入。这些调试方法体系中的每一者都被专门设计以在特定条件下从DUT中的特定电路、组件和/或功能块捕捉执行日志。
随着移动计算设备的复杂度持续增加且IC的大小持续减小,测试和调试正变得越来越繁琐和耗时。相应地,移动计算设备的设计者和研发者要求有更好的测试和调试工具。
公开概述
详细描述中公开的诸方面包括用于在电子系统中进行多接口调试的嵌入式通用串行总线(USB)调试块(EUD)。电子系统(诸如移动计算设备)包含要求大量测试和调试来确保良好的质量和性能的复杂集成电路(IC)。在示例性方面,在电子系统中提供了EUD。EUD配置成向电子系统中的多个内部调试接口(例如,联合测试动作组(JTAG)、串行有线调试(SWD)、系统迹线、通用异步接收机/发射机(UART)等)提供控制信息和/或从电子系统中的多个内部调试接口收集调试信息。EUD将调试信息转换成USB格式,从而调试信息能够通过由电子系统提供的USB接口而被外部访问。EUD的一示例性属性是其能够提供电子系统的非侵入性监视。在EUD被启用时,电子系统仍然能够将USB端口用于任务模式中的通信。此外,电子系统在EUD持续工作时仍旧能够开启或关闭所有系统时钟并转换到功率节省模式或转换自功率节省模式。通过在电子系统中提供EUD来使得多接口调试信息通过USB接口能被外部访问,而不影响电子系统的正常行为,测试和调试可以更简单且更高效地完成而无需来自电子系统的多个连接接口。
就此而言,在一方面,提供了一种电子系统中的嵌入式EUD。EUD包括USB集线器。该USB集线器包括至少一个上行流接口。该至少一个上行流接口耦合到电子系统中的USBPHY。USB集线器还包括通信地耦合到至少一个上行流接口的多个下行流接口。该EUD还包括耦合到该多个下行流接口中的一者的调试外围设备。该调试外围设备配置成在多个下行流接口中的该一者上与USB集线器交换USB格式的数据分组。该调试外围设备通信地耦合到该电子系统中多个调试功能中的至少一个调试功能以从该至少一个调试功能接收调试信息。该调试外围设备配置成将从该至少一个调试功能接收到的该调试信息转换成该USB格式的数据分组以提供给该USB集线器。该USB集线器配置成在该至少一个上行流接口上向该USBPHY提供该USB格式的数据分组。
在另一方面,提供了一种用于使用EUD在电子系统中启用调试过程的方法。该方法包括将该电子系统附连至USB主机。该方法还包括由该EUD检测该USB主机的存在。该方法还包括由该EUD检测该调试过程在该电子系统中是否被准许。该方法还包括从该USB主机接收至少一个EUD配置。该方法还包括由该EUD从该USB主机接收至少一个调试命令。该方法还包括根据该至少一个调试命令收集调试信息。
在另一方面,提供了一种基于EUD的测试系统。该基于EUD的测试系统包括USB主机,其包括USB主机接口。该基于EUD的测试系统还包括电子系统。该电子系统包括在USB电缆上耦合到该USB主机接口的USB PHY。该电子系统还包括EUD。该EUD包括USB集线器。该USB集线器包括至少一个上行流接口。该USB集线器还包括通信地耦合到该至少一个上行流接口的至少一个第一下行流接口。该USB集线器还包括通信地耦合到至少一个上行流接口的多个第二下行流接口。该EUD还包括耦合到该多个第二下行流接口中的至少一者的至少一个调试外围设备。该EUD还包括耦合到该至少一个第一下行流接口的断连开关。该EUD还包括旁路开关。该旁路开关包括导线。该旁路开关还包括配置成交替地连接到该至少一个上行流接口和该导线的第一旁路开关。该旁路开关还包括配置成交替地连接到该导线和该断连开关的第二旁路开关。该EUD还包括耦合到该USB PHY的EUD电源。该EUD还包括耦合到该USB PHY的EUD振荡器。该电子系统还包括耦合到该至少一个调试外围设备的至少一个调试功能。该电子系统还包括耦合到该第二旁路开关的USB控制器。
在另一方面,提供了一种电子系统中的EUD。该EUD包括USB集线器。该USB集线器包括至少一个上行流接口。该至少一个上行流接口耦合到该电子系统中的USB PHY。USB集线器还包括通信地耦合到至少一个上行流接口的多个下行流接口。该EUD还包括耦合到该多个下行流接口中的至少一者的至少一个调试外围设备。该至少一个调试外围设备配置成在多个下行流接口中的该至少一者上与USB集线器交换USB格式的数据分组。该至少一个调试外围设备通信地耦合到该电子系统中的多个调试功能之中的至少一个调试功能以向该至少一个调试功能发送控制信息和/或从该至少一个调试功能接收调试信息。该至少一个调试外围设备配置成将从该至少一个调试功能接收到的该调试信息转换成该USB格式的数据分组以提供给该USB集线器。该至少一个调试外围设备配置成控制该电子系统。该USB集线器配置成在该至少一个上行流接口上向该USB PHY提供该USB格式的数据分组。
在另一方面,提供了一种电子系统中的EUD。各装置包括用于将该电子系统附连至USB主机的装置。各装置还包括由该EUD检测该USB主机的存在。各装置还包括由该EUD检测该调试过程在该电子系统中是否被准许。各装置还包括由该EUD从该USB主机接收至少一个EUD配置。各装置还包括由该EUD从该USB主机接收至少一个调试命令。各装置还包括根据该至少一个调试命令收集调试信息。
附图简述
图1是可受益于本公开的示例性方面的用于测试和调试电子系统的调试系统的常规配置的框图;
图2是示例性嵌入式通用串行总线(USB)调试块(EUD)的示意图,其配置成向电子系统内的至少一个调试功能发送控制信息或从电子系统内的至少一个调试功能收集调试信息,并将该调试信息转换成能够通过USB接口而被外部访问的USB格式的数据分组;
图3是根据本公开的示例性方面的示例性基于EUD的测试系统的示意图,其配置成向电子系统内的多个调试功能发送控制信息或者从电子系统内的多个调试功能收集调试信息,由此向USB主机提供多接口调试信息;
图4是示例性基于EUD的测试系统的示意图,其中EUD借助于旁路开关配置成在电子系统中启用调试模式,同时电子系统借助于断连开关从USB主机脱离;
图5是示例性基于EUD的测试系统的示意图,其中EUD借助于旁路开关配置成在电子系统中启用调试模式,同时电子系统借助于断连开关附连到USB主机;
图6是示例性基于EUD的测试系统的示意图,其中EUD借助于旁路开关配置成在电子系统中启用任务模式;
图7是包括主电子系统和至少一个副电子系统的示例性电子系统的示意图,其中可以通过主电子系统中的EUD与至少一个副电子系统交换多接口控制信息和/或调试信息;
图8是包括图7的主电子系统和至少一个副电子系统的示例性电子系统的示意图,其中可以通过主电子系统中的多个调试外围设备中的一者与至少一个副电子系统交换多接口控制信息和/或调试信息;
图9是解说用于使用EUD在图3中的电子系统中启用调试过程的示例性启动过程的流程图;以及
图10是可包括图2的示例性EUD的示例性的基于处理器的系统的框图。
详细描述
现在参照附图,描述了本公开的若干示例性方面。措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。
详细描述中公开的诸方面包括用于在电子系统中进行多接口调试的嵌入式通用串行总线(USB)调试块(EUD)。电子系统(诸如移动计算设备)包含要求大量测试和调试来确保良好的质量和性能的复杂集成电路(IC)。在示例性方面,在电子系统中提供了EUD。EUD配置成向电子系统中的多个内部调试接口(例如,联合测试动作组(JTAG)、串行有线调试(SWD)、系统迹线、通用异步接收机/发射机(UART)等)提供控制信息和/或从电子系统中的多个内部调试接口收集调试信息。EUD将调试信息转换成USB格式,从而调试信息能够通过由电子系统提供的USB接口而被外部访问。EUD的关键属性是其能够提供电子系统的非侵入性监视。当EUD被启用时,电子系统仍然能够将USB端口用于任务模式中的通信。此外,电子系统在EUD持续工作时仍旧能够开启或关闭所有系统时钟,并转换到功率节省模式或转换自功率节省模式。通过在电子系统中提供EUD来使得多接口调试信息通过USB接口能被外部访问,而不影响电子系统的正常行为,测试和调试可以更简单且高效地完成而无需来自电子系统的多个连接接口。
在讨论包括本公开的特定诸方面的EUD的诸方面之前,参照图1提供了可以受益于本公开的诸示例性方面的用于测试和调试电子系统的常规办法的简要概览。以下参照图2开始对EUD的特定示例性方面的讨论。
图1是用于测试和调试电子系统12的调试系统10的常规配置的框图。电子系统12(例如可以是移动计算设备)包含一个或多个IC,以及其他组件。因为电子系统12在设计上非常复杂并且在功能上与众不同,所以没有已经制定的测试和调试工具(例如,JTAG、SWD、系统迹线、UART等)能够针对电子系统12中的所有电路、组件和/或功能块产生调试信息。经常地,必须协同使用多个测试和调试工具来测试待测试的电子系统12的所有方面。因为每个测试和调试工具依赖各自的预定义连接接口来进行通信,所以电子系统12必须配置成提供各测试和调试工具所需的多个连接接口。例如,电子系统12可以配置成提供分别用于JTAG调试和UART录入的第一JTAG接口14和第一UART接口16。
在调试系统10中提供个人计算机(PC)18(包括第一USB接口20)作为控制主机。调试系统10还包括调试接口模块22(例如,软件保护器(dongle)或测试板)。调试接口模块22包括第二USB接口24、第二JTAG接口26、和第二UART接口28。调试接口模块22中的第二USB接口24通过USB电缆30耦合到PC 18中的第一USB接口20。调试接口模块22中的第二JTAG接口26在标准JTAG连接电缆32上耦合到电子系统12中的第一JTAG接口14。调试接口模块22中的第二UART接口28在标准UART连接电缆34上耦合到电子系统12中的第一UART接口16。PC 18配置成执行预定义测试规程集。该预定义测试规程集可以在PC 18上本地执行,在电子系统12上远程执行,或在PC 18和电子系统12之间交互执行。调试接口模块22配置成在预定义测试规程集被执行时通过第二JTAG接口26和第二UART接口28接收调试信息。调试接口模块22将从第二JTAG接口26和第二UART接口28接收的调试信息转换成USB调试信息。调试接口模块22随后在USB电缆30上向PC18提供USB调试信息。PC 18进而处理USB调试信息并呈现给各种各样的输出媒体(未示出),诸如计算机监视器、打印机或数据存储介质。
显然,为了调试系统10工作,电子系统12必须配置成提供第一JTAG接口14、第一UART接口16、以及相应测试和调试工具所需的其他连接接口。然而,由于设计复杂性、成本影响以及空间束缚,各测试和调试工具所需的许多连接接口已经从电子系统12中取消了。结果,电子系统12的测试和调试变得越来越困难和耗时。
就此而言,图2是示例性EUD 36的示意图,该EUD 36配置成从电子系统38内的至少一个调试功能收集调试信息,并将调试信息转换成能够通过USB物理层(PHY)40被外部访问的USB格式的数据分组(未示出)。在非限定性示例中,USB PHY 40配置成提供USB高速接口和/或USB超高速接口。EUD 36包括USB集线器42,该USB集线器42进一步包括至少一个上行流接口44和多个下行流接口46(1)-46(N)。在另一非限定性示例中,上行流接口44和多个下行流接口46(1)-46(N)分别支持标准USB上行流端口和下行流端口功能性。上行流接口44在连通性链路48上耦合到USB PHY 40。多个下行流接口46(1)-46(N)通信地耦合到上行流接口44,从而在上行流解耦44和多个下行流接口46(1)-46(N)之间可以交换USB格式的数据分组。EUD 36还包括通信地耦合到多个下行流接口46(1)-46(N)的多个调试外围设备50(1)-50(M),其中M大于或等于一(1)。当M等于1时,EUD 36会仅具有一个调试外围设备50。就此而言,多个调试外围设备50(1)-50(M)也可以看作为至少一个调试外围设备50。在一个非限定性示例中,EUD 36配置成具有比调试外围设备50(1)-50(M)更多的下行流接口46(1)-46(N),由此允许多个下行流接口46(1)-46(N)之中有至少一个下行流接口46配置用于非调试相关的用途。
继续参照图2,电子系统38包括分别耦合到EUD 36中的多个调试外围设备50(1)-50(M)的多个调试功能52(1)-52(M)。多个调试功能52(1)-52(M)中的每一者配置成向电子系统38中的特定功能块(例如,IC、硬件组件和/或软件功能)发送控制信息,和/或从电子系统38中的这些特定功能块收集特定调试信息。在一个非限定性示例中,第一调试功能(例如,52(1))配置成为JTAG调试功能并收集JTAG调试信息,第二调试功能(例如,52(2))配置成为SWD调试功能并收集SWD调试信息,第三调试功能(例如,52(3))配置成为系统迹线调试功能并收集系统迹线(例如,迹线32)调试信息,第四调试功能配置成为UART调试功能并收集UART调试信息,第五调试功能配置成通信(COM)端口调试功能并收集COM端口调试信息,等等。多个调试外围设备50(1)-50(M)中的每一者从多个调试功能52(1)-52(M)中的对应部分接收调试信息。多个调试外围设备50(1)-50(M)进而将调试信息转换成USB格式的数据分组,并将USB格式的数据分组提供给多个下行流接口46(1)-46(N)中的对应部分。上行流接口44从多个下行流接口46(1)-46(N)接收USB格式的数据分组,并将USB格式的数据分组提供给USB PHY 40以用于外部访问性。就此而言,USB集线器46配置成汇总来自多个下行流接口46(1)-46(N)的多接口调试信息并向USB PHY 40提供多接口调试信息。通过在电子系统38内提供EUD 36,外部主机(诸如图1中的PC 18)就有可能通过USB PHY 40方便地从电子系统38获得多接口调试信息。由此,电子系统38向外部主机提供USB PHY 40,这与图1的调试系统10中的电子系统12必须支持多个连接接口形成对比。
就此而言,图3是根据本公开示例性方面的配置成发送和/或收集电子系统62中的多接口调试信息并向USB主机64提供多接口调试信息的示例性基于EUD的测试系统60的示意图。图2与图3之间的共同元件以共同元件标号被示出,并且在此将不再重复描述。USB主机64通过USB电缆66耦合到USB PHY 40,这启用了USB接口(未示出)。类似于图1中的PC 18,USB主机64配置基于EUD的测试系统60,执行预定义的测试规程集,在USB电缆66上收集多接口调试信息,以及向各种输出媒体(未示出)(诸如计算机监视器、打印机或数据存储介质)提供多接口调试信息。在一个非限定性示例中,USB主机64实现用于将电子系统62连接到USB主机64的装置。
电子系统62包括USB PHY 40、EUD 36(1)和USB控制器68。EUD 36(1)包括USB集线器42(1)。在一个非限定性示例中,USB PHY 40实现用于由EUD 36(1)检测USB主机64的存在的装置。相应地,EUD 36(1)实现用于检测电子系统62中是否准许调试过程的装置、用于从USB主机64接收至少一个EUD配置的装置、用于从USB主机64接收至少一个调试命令的装置、以及用于根据该至少一个调试命令收集调试信息的装置。USB集线器42(1)包括上行流接口44、至少一个下行流接口70和多个第二下行流接口72(1)-72(N)。注意,第一下行流接口70和多个第二下行流接口72(1)-72(N)是相同的USB下行流接口,在本公开中仅出于便于引用的目的而不同命名。在EUD 36(1)被添加到电子系统62中之前,USB控制器68直接耦合到USBPHY 40来为电子系统62提供USB连接。在EUD 36(1)被添加到电子系统62中之后,USB集线器42(1)或者USB控制器68可以耦合到USB PHY 40来为电子系统62提供USB连接。如将在图4-6中所进一步讨论的,EUD 36(1)可以配置成通过改变USB PHY 40、USB集线器42(1)和/或USB控制器38之间的连通性配置而在调试模式或任务模式中操作。进一步,在调试模式期间将电子系统62置于功率节省模式中是可能的。当电子系统62被置于功率节省模式中时,即使EUD 36(1)保持在调试模式或任务模式中,电子系统62也被认为处于保留模式中。
继续参照图3,为了动态地改变USB PHY 40、USB集线器42(1)和/或USB控制器68之间的连通性配置,EUD 36(1)中提供了旁路开关74和断连开关76。旁路开关74包括第一旁路开关78、第二旁路开关80、和导线82。在一个非限定性示例中,第一旁路开关78和第二旁路开关80二者都是三路开关;而断连开关76是双路启闭开关。在另一非限定性示例中,断连开关76被提供作为可以与第一下行流接口70集成的基于软件的双路启闭开关或基于硬件的双路启闭开关。第一旁路开关78耦合到USB PHY 40并配置成在EUD 36(1)中的上行流接口44和导线82之间翻转。当第一旁路开关78连接到EUD 36(1)中的上行流接口44时,上行流接口44随后耦合到USB PHY 40。若第一旁路开关78连接到导线82,那么上行流接口44随后从USB PHY 40解耦。断连开关79耦合到在EUD 36(1)中的第一下行流接口70。第二旁路开关80耦合到USB控制器68并配置成在导线82和断连开关76之间翻转。当第二旁路开关80连接到断连开关76且断连开关76闭合时,那么USB控制器68耦合到EUD 36(1)中的第一下行流接口70。相反,若断连开关76断开,那么USB控制器68从EUD 36(1)中的第一下行流接口70解耦。
继续参照图3,在一个非限定性示例中,多个调试外围设备50(1)-50(M)中的至少一个调试外围设备(例如,50(1))也配置成为调试控制外围设备84。调试控制外围设备84配置成选择性地启用或选择性地禁用多个调试外围设备50(1)-50(M)之中的调试外围设备。调试控制外围设备84还配置成当USB集线器42(1)检测到USB主机64时启用或禁用电子系统62的充电。在一个非限制性示例中,USB集线器42(1)通过感测USB主机64或通过从USB主机64接收通知来检测USB主机64。调试控制外围设备84进一步配置成复位或重启电子系统62。在一个非限定性示例中,调试控制外围设备84还可以配置成执行芯片复位,或将电子系统62配置成下载新的图像。多个调试外围设备50(1)-50(M)中的至少与一个调试外围设备(例如,50(2))可以配置成中止或单步执行处理器,修改寄存器或存储器,或者向软件进程发送消息。EUD 36(1)还包括EUD电源86和EUD振荡器88,这二者都耦合到USB PHY 40。如将在图4中所进一步详细说明的,EUD电源86和EUD振荡器88配置成当电子系统62处于保留模式中时,分别向EUD 36(1)提供操作功率和操作时钟。为了减小功耗,当系统中所有进程票决低功率时,电子系统62可以将数字电源电压减小到非操作水平。数字电源电压可以减小到电子系统62中的数字逻辑(未示出)仍然保持各自的状态(例如,保留),但是不再能够翻转的电平。无论USB控制器68在何时从USB主机64脱离,与USB控制器68相关联的USB软件可以票决保留模式。在调试模式期间,这可以通过断开断连开关76来完成。
就此而言,图4是示例性基于EUD的测试系统60(1)的示意图,其中,EUD 36(2)配置成当电子系统62(1)处于保留模式中时,在电子系统62(1)中启用调试模式。图3与图4之间的共同元件以共同元件标号被示出,并且在此将不再重复描述。为了在电子系统62(1)中启用保留模式,第一旁路开关78连接到上行流接口44,由此将上行流接口44耦合到USB PHY40。进一步,第二旁路开关80耦合到断连开关76,且断连开关76断开。结果,USB控制器68从第一下行流接口70解耦。当USB控制器68从第一下行流接口70解耦时,USB控制器68可以不再检测USB主机64,由此使得USB控制器68相信USB主机64脱离。作为结果,USB控制器68告知电子系统62(1)其可进入保留模式。与此同时,EUD 36(2)保持耦合到USB PHY 40并且完全可操作以通过多个调试功能52(1)-52(M)收集涉及电子系统62(1)的保留模式的调试信息。调试信息对于在转变到和转变自保留模式期间验证电子系统62(1)特别有用。EUD电源86和EUD振荡器88配置成分别在保留模式期间向EUD 36(2)提供操作功率和操作时钟。在一个非限定性示例中,EUD振荡器88在电子系统62(1)使用32千赫(kHz)的睡眠时钟(未示出)以在电子系统62(1)中的其他系统时钟(未示出)被关闭时,为USB PHY 40生成参考时钟。
虽然保留模式允许调试信息针对电子系统62(1)的一个重要方面而被获得,但是能够在USB控制器68正与USB主机64通信时获得调试信息也是同等重要的。就此而言,图5是示例性基于EUD的测试系统60(2)的示意图,其中,EUD 36(3)配置成当电子系统62(2)未处于保留模式中时,在电子系统62(2)中启用调试模式。图3与图5之间的共同元件以共同元件标号被示出,并且在此将不再重复描述。在电子系统62(2)中,第一旁路开关78连接到上行流接口44,由此将上行流接口44耦合到USB PHY 40。进一步,第二旁路开关80耦合到断连开关76,且断连开关76闭合。结果,USB控制器68耦合到USB集线器42(1)中的第一下行流接口70,并经由USB集线器42(1)耦合到USB PHY 40。USB控制器68能够检测USB主机64,由此使得USB控制器68相信其附连到USB主机64并能够与USB主机64通信。在一个非限定性示例中,EUD电源86和EUD振荡器88可以在调试模式期间被禁用,并且利用来自电子系统62(2)的参考时钟和电源。与此同时,EUD 36(3)保持耦合到USB PHY 40并且完全可操作以通过多个调试功能52(1)-52(M)收集涉及调试模式的调试信息。
当电子系统62(2)未被调试时,可期望关闭EUD 36(3)并将USB控制器68直接耦合到USB PHY 40以帮助在电子系统62(2)中减小信令延迟和功耗。就此而言,图6是示例性基于EUD的测试系统60(3)的示意图,其中,EUD 36(4)配置成在电子系统62(3)中启用任务模式。图3与图6之间的共同元件以共同元件标号被示出,并且在此将不再重复描述。在电子系统62(3)中,第一旁路开关78和第二旁路开关80二者都连接到导线82。在此类配置下,第一旁路开关78和第二旁路开关80也可以被当作彼此直接耦合,就像导线82不存在那样。类似地,当第一旁路开关78耦合到第二旁路开关80,或相反时,其等同于使得第一旁路开关78和第二旁路开关80二者都耦合到导线82。结果,USB控制器68直接耦合到USB PHY 40并且USB集线器42(1)被完全旁路。因此,EUD 36(4)不能够在任务模式中从电子系统62(3)捕捉调试信息。就此而言,当电子系统62(3)在终端用户手中时,任务模式是普通操作模式。
参照回图3,在一些情况中,电子系统62可以是更大型电子系统(例如,基于SIP的电子系统)的许多组件中的一者。就此而言,图7是包括主电子系统62(4)和至少一个副电子系统92的示例性电子系统90的示意图,其中通过主电子系统62(4)中的EUD 36(5)可以从副电子系统92获得多接口调试信息。图3与图7之间的共同元件以共同元件标号被示出,并且在此将不再重复描述。
参照图7,副电子系统92包括副EUD 36(6)。副EUD 36(6)包括副USB集线器42(3),且副USB集线器42(3)包括至少一个副上行流接口44(1)。副上行流接口44(1)通信地耦合到主电子系统62(4)的USB集线器42(2)中的多个第二下行流接口72(1)-72(N)之中的第二下行流接口(例如,72(N))。副EUD 36(6)从副电子系统92收集调试信息,将多接口调试信息转换成USB格式的数据分组(未示出),以及将USB格式的数据分组提供给主电子系统62(4)中的USB集线器42(2)。主电子系统42(4)中的USB集线器42(2)进而使得USB格式的数据分组可通过USB PHY 40被访问。虽然副电子系统92通过主电子系统62(4)中的EUD 36(5)被调试,但是主电子系统62(4)可以配置成如先前在图4-5中讨论的在保留模式或调试模式中操作。
假使副电子系统92不包括副EUD 36(6),主电子系统62(4)可以配置成通过多个调试外围设备50(1)-50(M)中的一者从副电子系统92收集调试信息。就此而言,图8是包括图7的主电子系统62(4)和至少一个副电子系统92(1)的示例性电子系统90(1)的示意图,其中可以通过主电子系统62(4)中的多个调试外围设备50(1)-50(M)中的一者与至少一个副电子系统92(1)交换多接口控制信息和/或调试信息。图7与图8之间的共同元件以共同元件标号被示出,并且在此将不再重复描述。
参照图8,多个调试外围设备50(1)-50(M)之中的调试外围设备50(X)(1≤X≤M)配置成控制副电子系统92(1)和/或从副电子系统92(1)收集调试信息。在非限定性示例中,调试外围设备50(X)可以借助于副电子系统92(1)中的JTAG接口(未示出)或SWD接口(未示出)来控制副电子系统92(1)。
图9是解说用于使用EUD 36(1)在图3中的电子系统62中启用调试过程的示例性启动过程100的流程图。图3中的元件结合图9被引用,并且在本文中将不再描述。根据启动过程100,电子系统62附连至USB主机64(框102)。接着,EUD 36(1)检测USB主机64的存在(框104)。根据以上的讨论,USB主机64的检测是电子系统62已经附连到USB主机64的指示。随后,EUD 36(1)检测调试过程被电子系统62准许(框106)。在一个非限定性示例中,电子系统62可包括调试禁用熔丝,且当调试禁用熔丝被烧断(例如,处于真状态)时调试过程被禁止。相反,若调试禁用熔丝未被烧断(例如,处于假状态),那么调试过程被准许进行。接着,EUD36(1)从USB主机64接收至少一个EUD配置(框108)。随后,EUD 36(1)从USB主机64接收至少一个调试命令(框110),并最终EUD 36(1)根据该调试命令收集调试信息(框112)。
根据本文中所公开的用于电子系统中的多接口调试的EUD可在任何基于处理器的设备中被提供或被集成到任何基于处理器的设备中。非限定性的示例包括:机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器,以及便携式数字视频播放器。
就此而言,图10解说了可采用如图2-6中所解说的EUD 36、36(1)、36(2)、36(3)、36(4)的基于处理器的系统114的示例。在该示例中,基于处理器的系统114包括一个或多个中央处理单元(CPU)116,其各自包括一个或多个处理器118。(诸)CPU 116可具有耦合至(诸)处理器118以用于对临时存储的数据快速访问的高速缓存存储器120。(诸)CPU 116被耦合至系统总线122,并且可将基于处理器的系统114中所包括的设备进行相互耦合。如众所周知的,(诸)CPU 116通过在系统总线122上交换地址、控制、以及数据信息来与这些其他设备通信。尽管未在图10中解说,但可提供多个系统总线122,其中每个系统总线122构成不同的织构。
其它设备可连接到系统总线122。如图10中解说的,作为示例,这些设备可包括存储器系统124、一个或多个输入设备126、一个或多个输出设备128、一个或多个网络接口设备130、以及一个或多个显示器控制器132。(诸)输入设备126可包括任何类型的输入设备,包括但不限于:输入键、开关、语音处理器等。(诸)输出设备128可包括任何类型的输出设备,包括但不限于:音频、视频、其他视觉指示器等。(诸)网络接口设备130可以是被配置成允许去往和来自网络134的数据交换的任何设备。网络134可以是任何类型的网络,包括但不限于:有线或无线网络、私有或公共网络、局域网(LAN)、无线局域网(WLAN)、无线广域网(WWAN)、以及因特网。网络接口设备130可被配置成支持所期望的任何类型的通信协议。
(诸)CPU 116还可被配置成在系统总线122上访问(诸)显示器控制器132以控制发送至一个或多个显示器136的信息。(诸)显示器控制器132经由一个或多个视频处理器138向(诸)显示器136发送要显示的信息,视频处理器138将要显示的信息处理成适于(诸)显示器136的格式。(诸)显示器136可包括任何类型的显示器,包括但不限于:阴极射线管(CRT)、发光二极管(LED)显示器、液晶显示器(LCD)、等离子显示器等。
本领域技术人员将进一步领会,结合本文所公开的诸方面描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其它处理设备执行的指令、或这两者的组合。作为示例,本文描述的主设备和从设备可用在任何电路、硬件组件、集成电路(IC)、或IC芯片中。本文所公开的存储器可以是任何类型和大小的存储器,且可配置成存储所需的任何类型的信息。为清楚地解说这种可互换性,以上已经以其功能性的形式一般地描述了各种解说性组件、框、模块、电路和步骤。此类功能性如何被实现取决于具体应用、设计选择、和/或加诸于整体系统上的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性,但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文中公开的诸方面描述的各种解说性逻辑块、模块、以及电路可用设计成执行本文中描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。处理器可以是微处理器,但在替换方案中,处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合,例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其他此类配置。
本文所公开的各方面可被体现为硬件和存储在硬件中的指令,并且可驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其它形式的计算机可读介质中。示例性存储介质被耦合到处理器,以使得处理器能从/向该存储介质读取/写入信息。在替换方案中,存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中,处理器和存储介质可作为分立组件驻留在远程站、基站或服务器中。
还注意到,本文任何示例性方面中描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所解说的顺序之外的众多不同顺序来执行。此外,在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。另外,示例性方面中讨论的一个或多个操作步骤可被组合。应理解,如对本领域技术人员显而易见地,在流程图中解说的操作步骤可进行众多不同的修改。本领域技术人员还将理解,可使用各种不同技术中的任何一种来表示信息和信号。例如,贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的,并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此,本公开并非旨在被限定于本文中所描述的示例和设计,而是应被授予与本文中所公开的原理和新颖特征一致的最广义的范围。
Claims (32)
1.一种电子系统中的嵌入式通用串行总线(USB)调试块(EUD),包括:
USB集线器,其包括:
耦合到所述电子系统中的USB物理层(PHY)的至少一个上行流接口;以及
通信地耦合到所述至少一个上行流接口的多个下行流接口;以及
耦合到所述多个下行流接口中的一者的调试外围设备,其中所述调试外围设备配置成在所述多个下行流接口中的所述一者上与所述USB集线器交换USB格式的数据分组;
其中所述调试外围设备通信地耦合到所述电子系统中多个调试功能中的至少一个调试功能以从所述至少一个调试功能接收调试信息;
其中所述调试外围设备配置成将从所述至少一个调试功能接收到的所述调试信息转换成所述USB格式的数据分组以提供给所述USB集线器;以及
其中所述USB集线器配置成在所述至少一个上行流接口上向所述USB PHY提供所述USB格式的数据分组。
2.如权利要求1所述的EUD,其特征在于,进一步包括:
耦合到所述USB PHY的EUD电源,其中所述EUD电源配置成向所述EUD提供操作功率;以及
耦合到所述USB PHY的EUD振荡器,其中所述EUD振荡器配置成向所述EUD提供操作时钟。
3.如权利要求1所述的EUD,其特征在于,进一步包括耦合到所述USB PHY的EUD电源,其中所述EUD电源配置成独立于所述电子系统中的数字电源电压是否被设置成非操作电平而向所述EUD提供操作功率。
4.如权利要求1所述的EUD,其特征在于,进一步包括耦合到所述USB PHY的EUD振荡器,其中所述EUD振荡器配置成独立于所述电子系统中的其他系统时钟是否被关闭而向所述EUD提供操作时钟。
5.如权利要求1所述的EUD,其特征在于,包括配置成启用所述电子系统的调试模式的旁路开关。
6.如权利要求5所述的EUD,其特征在于,所述旁路开关包括:
耦合到所述至少一个上行流接口和所述USB PHY的第一旁路开关;以及
耦合到所述电子系统中的USB控制器和所述多个下行流接口中的一者的第二旁路开关。
7.如权利要求6所述的EUD,其特征在于,进一步包括断连开关,所述断连开关配置成通过保持所述断连开关断开而将所述电子系统从所述USB集线器脱离。
8.如权利要求6所述的EUD,其特征在于,进一步包括断连开关,所述断连开关配置成通过保持所述断连开关闭合而将所述电子系统附连到所述USB集线器。
9.如权利要求1所述的EUD,其特征在于,包括配置成通过将所述USB PHY直接连接到所述USB控制器而启用所述电子系统的任务模式的旁路开关。
10.如权利要求9所述的EUD,其特征在于,所述旁路开关包括:
耦合到所述USB PHY并从所述至少一个上行流接口解耦的第一旁路开关;以及
耦合到所述电子系统中的USB控制器以及所述第一旁路开关的第二旁路开关。
11.如权利要求1所述的EUD,其特征在于,所述调试外围设备耦合到所述电子系统中的联合测试动作组(JTAG)调试功能并配置成与相应的JTAG调试功能发送或接收JTAG调试信息。
12.如权利要求1所述的EUD,其特征在于,所述调试外围设备耦合到所述电子系统中的串行导线调试(SWD)调试功能并配置成与相应的SWD调试功能发送或接收SWD调试信息。
13.如权利要求1所述的EUD,其特征在于,所述调试外围设备耦合到所述电子系统中的系统迹线调试功能并配置成与相应的系统迹线调试功能发送或接收系统迹线调试信息。
14.如权利要求1所述的EUD,其特征在于,所述调试外围设备耦合到所述电子系统中的通信(COM)端口调试功能并配置成与相应的COM端口调试功能发送或接收COM端口调试信息。
15.如权利要求1所述的EUD,其特征在于,所述USB PHY是USB高速接口或USB超高速接口。
16.如权利要求1所述的EUD,其特征在于,所述电子系统是片上系统(SOC)集成电路(IC)。
17.如权利要求1所述的EUD,其特征在于,所述电子系统是包括至少一个副电子系统的基于系统级封装(SIP)的电子系统,其中所述至少一个副电子系统包括具有至少一个副上行流接口的副EUD。
18.如权利要求17所述的EUD,其特征在于,所述多个下行流接口中的一者耦合到至少一个副上行流接口以与所述至少一个副电子系统发送或接收调试信息。
19.一种用于使用嵌入式通用串行总线(USB)调试块(EUD)来启用电子系统中的调试过程的方法,包括:
将所述电子系统附连到USB主机;
由所述EUD检测所述USB主机的存在;
由所述EUD检测所述电子系统中是否准许所述调试过程;
从所述USB主机接收至少一个EUD配置;
由所述EUD从所述USB主机接收至少一个调试命令;以及
根据所述至少一个调试命令收集调试信息。
20.如权利要求19所述的方法,其特征在于,检测所述电子系统中是否准许所述调试过程包括检测处于假状态中的调试禁用熔丝。
21.如权利要求19所述的方法,其特征在于,将所述电子系统连接到所述USB主机包括将所述电子系统的USB物理层(PHY)连接到个人计算机(PC)。
22.一种基于嵌入式通用串行总线(USB)调试块(EUD)的测试系统,包括:
USB主机,其包括USB主机接口;以及
电子系统,其包括:
在USB电缆上耦合到所述USB主机的USB物理层(PHY);
EUD,其包括:
USB集线器,其包括:
至少一个上行流接口;
通信地耦合到所述至少一个上行流接口的至少一个第一下行流接口;以及
通信地耦合到所述至少一个上行流接口的多个第二下行流接口;
耦合到所述多个第二下行流接口中的至少一者的至少一个调试外围设备;
耦合到所述至少一个第一下行流接口的断连开关;
旁路开关,包括:
导线;
配置成交替地连接到所述至少一个上行流接口和所述导线的第一旁路开关;以及
配置成交替地连接到所述导线和所述断连开关的第二旁路开关;
耦合到所述USB PHY的EUD电源;以及
耦合到所述USB PHY的EUD振荡器;
耦合到所述至少一个调试外围设备的至少一个调试功能;以及
耦合到所述第二旁路开关的USB控制器。
23.如权利要求22所述的基于EUD的测试系统,其特征在于,所述USB主机是个人计算机(PC)。
24.如权利要求22所述的基于EUD的测试系统,其特征在于,所述USB主机接口是USB高速接口或USB超高速接口。
25.如权利要求22所述的基于EUD的测试系统,其特征在于,所述USB PHY是USB高速接口或USB超高速接口。
26.如权利要求22所述的基于EUD的测试系统,其特征在于,所述至少一个调试外围设备配置成为调试控制外围设备。
27.如权利要求22所述的基于EUD的测试系统,其特征在于,所述断连开关是基于软件的双路启闭开关或基于硬件的双路启闭开关。
28.如权利要求22所述的基于EUD的测试系统,其特征在于,所述断连开关与所述至少一个第一下行流接口集成。
29.如权利要求22所述的基于EUD的测试系统,其特征在于,所述第一旁路开关和所述第二旁路开关是三路开关。
30.如权利要求22所述的基于EUD的测试系统,其特征在于,所述至少一个第一下行流接口和所述多个第二下行流接口是USB下行流接口。
31.一种电子系统中的嵌入式通用串行总线(USB)调试块(EUD),包括:
USB集线器,其包括:
将耦合到所述电子系统中的USB物理层(PHY)的至少一个上行流接口;以及
通信地耦合到所述至少一个上行流接口的多个下行流接口;以及
耦合到所述多个下行流接口中的至少一者的至少一个调试外围设备,其中所述至少一个调试外围设备配置成在所述多个下行流接口中的所述至少一者上与所述USB集线器交换USB格式的数据分组;
其中,所述至少一个调试外围设备通信地耦合到所述电子系统中的多个调试功能之中的至少一个调试功能以向所述至少一个调试功能发送控制信息和/或从所述至少一个调试功能接收调试信息;
其中,所述至少一个调试外围设备配置成将从所述至少一个调试功能接收到的所述调试信息转换成所述USB格式的数据分组以提供给所述USB集线器;
其中,所述至少一个调试外围设备配置成控制所述电子系统;以及
其中所述USB集线器配置成在所述至少一个上行流接口上向所述USB PHY提供所述USB格式的数据分组。
32.一种电子系统中的嵌入式通用串行总线(USB)调试块(EUD),包括:
用于将所述电子系统附连到USB主机的装置;
用于由所述EUD检测所述USB主机的存在的装置;
用于由所述EUD检测所述电子系统中是否准许所述调试过程的装置;
用于由所述EUD从所述USB主机接收至少一个EUD配置的装置;
用于由所述EUD从所述USB主机接收至少一个调试命令的装置;以及
用于根据所述至少一个调试命令收集调试信息的装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/527,873 US9684578B2 (en) | 2014-10-30 | 2014-10-30 | Embedded universal serial bus (USB) debug (EUD) for multi-interfaced debugging in electronic systems |
US14/527,873 | 2014-10-30 | ||
PCT/US2015/053938 WO2016069206A1 (en) | 2014-10-30 | 2015-10-05 | Embedded universal serial bus (usb) debug (eud) for multi-interfaced debugging in electronic systems |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107077409A true CN107077409A (zh) | 2017-08-18 |
CN107077409B CN107077409B (zh) | 2021-01-15 |
Family
ID=54293427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580058555.4A Active CN107077409B (zh) | 2014-10-30 | 2015-10-05 | 用于在电子系统中进行多接口调试的方法和装置 |
Country Status (16)
Country | Link |
---|---|
US (1) | US9684578B2 (zh) |
EP (1) | EP3213215B1 (zh) |
JP (1) | JP6594972B2 (zh) |
KR (1) | KR20170078662A (zh) |
CN (1) | CN107077409B (zh) |
AU (1) | AU2015339839A1 (zh) |
BR (1) | BR112017008712A2 (zh) |
CA (1) | CA2962771A1 (zh) |
CL (1) | CL2017001033A1 (zh) |
CO (1) | CO2017003937A2 (zh) |
MX (1) | MX2017005636A (zh) |
PH (1) | PH12017500531A1 (zh) |
RU (1) | RU2017114719A (zh) |
SG (1) | SG11201702090QA (zh) |
TW (1) | TWI689813B (zh) |
WO (1) | WO2016069206A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201627862A (zh) * | 2015-01-26 | 2016-08-01 | 鴻海精密工業股份有限公司 | 除錯電路、除錯請求電路及除錯系統 |
US20170138998A1 (en) * | 2015-11-16 | 2017-05-18 | Mediatek Inc. | Testing Device for Connection Interface and Related Testing Methods |
US10503683B2 (en) * | 2015-11-20 | 2019-12-10 | Parade Technologies, Ltd. | Service redirect over USB Type-C |
US10705142B2 (en) * | 2016-12-29 | 2020-07-07 | Intel Corporation | Device, system and method for providing on-chip test/debug functionality |
KR102376750B1 (ko) | 2018-09-13 | 2022-03-21 | 한국전자통신연구원 | 디버깅을 위한 네트워크를 포함하는 시스템 온 칩 |
US10846201B1 (en) * | 2018-09-21 | 2020-11-24 | Amazon Technologies, Inc. | Performance debug for networks |
FR3089657B1 (fr) * | 2018-12-06 | 2021-05-28 | Idemia Identity & Security France | Dispositif tel qu’un objet connecté pourvu de moyens pour contrôler l’exécution d’un programme exécuté par le dispositif |
KR20200123680A (ko) * | 2019-04-22 | 2020-10-30 | 에스케이하이닉스 주식회사 | 테스트 기판 |
TWI710778B (zh) * | 2019-12-04 | 2020-11-21 | 瑞軒科技股份有限公司 | 自動化測試系統及其裝置 |
TWI748297B (zh) | 2019-12-04 | 2021-12-01 | 瑞軒科技股份有限公司 | 自動化測試方法 |
CN112416835A (zh) * | 2021-01-25 | 2021-02-26 | 智道网联科技(北京)有限公司 | 智能车载网联终端主板、智能车载网联终端及调试方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1779653A (zh) * | 2004-11-26 | 2006-05-31 | 上海芯华微电子有限公司 | 片上系统的片上调试器 |
US8487655B1 (en) * | 2009-05-05 | 2013-07-16 | Cypress Semiconductor Corporation | Combined analog architecture and functionality in a mixed-signal array |
CN103226506A (zh) * | 2013-04-28 | 2013-07-31 | 杭州士兰微电子股份有限公司 | 内嵌于芯片的usb转jtag调试装置及其调试方法 |
CN203838699U (zh) * | 2014-05-29 | 2014-09-17 | 国家电网公司 | 一种多功能调试接口转换装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6732301B1 (en) * | 2000-03-06 | 2004-05-04 | Hewlett-Packard Development Company, L.P. | Serial bus diagnostic port of a digital system |
US6823224B2 (en) | 2001-02-21 | 2004-11-23 | Freescale Semiconductor, Inc. | Data processing system having an on-chip background debug system and method therefor |
JP4479002B2 (ja) | 2004-03-31 | 2010-06-09 | 日本電気株式会社 | Cpuの省電力機能を有する機器のデバッグシステム及び方法 |
US20050268195A1 (en) * | 2004-04-29 | 2005-12-01 | Lund Morten W | Apparatus and method for improving emulation speed of high-level languages in on-chip emulation systems |
JP4222370B2 (ja) | 2006-01-11 | 2009-02-12 | セイコーエプソン株式会社 | デバッグ支援装置及びデバッグ処理方法をコンピュータに実行させるためのプログラム |
JP4422134B2 (ja) * | 2006-09-29 | 2010-02-24 | Okiセミコンダクタ株式会社 | Usbテスト回路 |
US8205095B2 (en) | 2007-11-02 | 2012-06-19 | Nvidia Corporation | Method and system for remotely debugging a failed computer machine |
US8296469B2 (en) * | 2008-12-31 | 2012-10-23 | Intel Corporation | Scalable method and apparatus for link with reconfigurable ports |
US8332641B2 (en) * | 2009-01-30 | 2012-12-11 | Freescale Semiconductor, Inc. | Authenticated debug access for field returns |
US8683221B2 (en) * | 2010-05-18 | 2014-03-25 | Lsi Corporation | Configurable memory encryption with constant pipeline delay in a multi-core processor |
TW201145016A (en) * | 2010-06-15 | 2011-12-16 | Nat Univ Chung Cheng | Non-intrusive debugging framework for parallel software based on super multi-core framework |
GB2483907A (en) * | 2010-09-24 | 2012-03-28 | Advanced Risc Mach Ltd | Privilege level switching for data processing circuitry when in a debug mode |
US9037911B2 (en) * | 2010-12-09 | 2015-05-19 | Advanced Micro Devices, Inc. | Debug state machines and methods of their operation |
US8826081B2 (en) | 2011-08-25 | 2014-09-02 | Ultrasoc Technologies, Ltd. | Data processing apparatus and related methods of debugging processing circuitry |
GB2500441B (en) | 2012-07-09 | 2014-03-05 | Ultrasoc Technologies Ltd | Data prioritisation in a debug architecture |
GB2500074B (en) | 2012-07-09 | 2014-08-20 | Ultrasoc Technologies Ltd | Debug architecture |
US9927486B2 (en) | 2012-07-09 | 2018-03-27 | Ultrasoc Technologies Ltd. | Debug architecture |
US9404968B1 (en) * | 2013-10-25 | 2016-08-02 | Altera Corporation | System and methods for debug connectivity discovery |
TWM483532U (zh) * | 2014-01-21 | 2014-08-01 | Elitegroup Computer Sys Co Ltd | 主機板及除錯裝置 |
-
2014
- 2014-10-30 US US14/527,873 patent/US9684578B2/en not_active Expired - Fee Related
-
2015
- 2015-10-05 RU RU2017114719A patent/RU2017114719A/ru not_active Application Discontinuation
- 2015-10-05 MX MX2017005636A patent/MX2017005636A/es unknown
- 2015-10-05 WO PCT/US2015/053938 patent/WO2016069206A1/en active Application Filing
- 2015-10-05 KR KR1020177011873A patent/KR20170078662A/ko unknown
- 2015-10-05 JP JP2017522352A patent/JP6594972B2/ja not_active Expired - Fee Related
- 2015-10-05 TW TW104132730A patent/TWI689813B/zh not_active IP Right Cessation
- 2015-10-05 SG SG11201702090QA patent/SG11201702090QA/en unknown
- 2015-10-05 BR BR112017008712A patent/BR112017008712A2/pt not_active IP Right Cessation
- 2015-10-05 AU AU2015339839A patent/AU2015339839A1/en not_active Abandoned
- 2015-10-05 CN CN201580058555.4A patent/CN107077409B/zh active Active
- 2015-10-05 EP EP15779165.8A patent/EP3213215B1/en active Active
- 2015-10-05 CA CA2962771A patent/CA2962771A1/en not_active Abandoned
-
2017
- 2017-03-22 PH PH12017500531A patent/PH12017500531A1/en unknown
- 2017-04-21 CO CONC2017/0003937A patent/CO2017003937A2/es unknown
- 2017-04-26 CL CL2017001033A patent/CL2017001033A1/es unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1779653A (zh) * | 2004-11-26 | 2006-05-31 | 上海芯华微电子有限公司 | 片上系统的片上调试器 |
US8487655B1 (en) * | 2009-05-05 | 2013-07-16 | Cypress Semiconductor Corporation | Combined analog architecture and functionality in a mixed-signal array |
CN103226506A (zh) * | 2013-04-28 | 2013-07-31 | 杭州士兰微电子股份有限公司 | 内嵌于芯片的usb转jtag调试装置及其调试方法 |
CN203838699U (zh) * | 2014-05-29 | 2014-09-17 | 国家电网公司 | 一种多功能调试接口转换装置 |
Non-Patent Citations (1)
Title |
---|
田泽: "《航空专用集成电路-设计理论与工程实践》", 30 September 2013 * |
Also Published As
Publication number | Publication date |
---|---|
SG11201702090QA (en) | 2017-05-30 |
EP3213215B1 (en) | 2019-11-20 |
US9684578B2 (en) | 2017-06-20 |
WO2016069206A1 (en) | 2016-05-06 |
MX2017005636A (es) | 2017-06-29 |
EP3213215A1 (en) | 2017-09-06 |
BR112017008712A2 (pt) | 2017-12-19 |
CO2017003937A2 (es) | 2017-07-11 |
TWI689813B (zh) | 2020-04-01 |
RU2017114719A (ru) | 2018-12-03 |
CN107077409B (zh) | 2021-01-15 |
CA2962771A1 (en) | 2016-05-06 |
JP6594972B2 (ja) | 2019-10-23 |
US20160124822A1 (en) | 2016-05-05 |
JP2017537382A (ja) | 2017-12-14 |
CL2017001033A1 (es) | 2018-01-05 |
AU2015339839A1 (en) | 2017-04-13 |
TW201633128A (zh) | 2016-09-16 |
RU2017114719A3 (zh) | 2019-04-24 |
PH12017500531A1 (en) | 2017-08-07 |
KR20170078662A (ko) | 2017-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107077409A (zh) | 用于在电子系统中进行多接口调试的嵌入式通用串行总线(usb)调试块(eud) | |
CN106575249A (zh) | 针对片上系统(soc)和系统的低功率调试架构 | |
CN103597784B (zh) | 用于动态地创建和服务便携式计算装置的交换结构内和跨所述交换结构的主装置-从属装置对的方法和系统 | |
US9684583B2 (en) | Trace data export to remote memory using memory mapped write transactions | |
US9639447B2 (en) | Trace data export to remote memory using remotely generated reads | |
US8448112B1 (en) | System, method, and computer program product for automatic power management verification | |
CN102967815B (zh) | 芯片测试方法、自动化测试机和系统 | |
CN107861422A (zh) | 一种提高服务器主板电源稳定性的系统 | |
CN109753391A (zh) | 处理器的一个或多个结构的功能测试的系统、装置和方法 | |
CN107885517A (zh) | 嵌入式系统处理器程序加载电路 | |
CN109462628A (zh) | 共享汽车的个性化设置方法与系统、云服务器及共享汽车 | |
JP2002368104A (ja) | 論理集積回路及び論理集積回路設計方法及び論理集積回路のハードウェア動作記述を生成するハードウェア記述生成方法 | |
CN112256501A (zh) | 一种拓展设备接口检测电路、接口拓展装置及拓展坞 | |
CN110188009A (zh) | 一种fpga验证设备 | |
CN103023740B (zh) | 一种信息交互总线系统及电力数据传输方法 | |
CN104572515B (zh) | 跟踪模块、方法、系统和片上系统芯片 | |
CN207281247U (zh) | 电路板测试设备 | |
Mahale et al. | Architecture Analysis and Verification of I3C Protocol | |
Guo et al. | A SPI interface module verification method based on UVM | |
CN209433276U (zh) | 一种平板数据采集扩容终端 | |
CN104697513B (zh) | 多媒体导航仪 | |
CN107271882B (zh) | 一种基于asic验证的旁路验证系统及验证方法 | |
Xu | Big NB-IoT data: enhancing portability of handheld narrow-band internet of things performance on big data technology | |
CN110083523A (zh) | 接口测试方法、装置、计算机装置、及可读存储介质 | |
CN102147447A (zh) | 一种控制数据透传的方法、柔性标签连接方法及其装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1238737 Country of ref document: HK |
|
GR01 | Patent grant | ||
GR01 | Patent grant |