CN101553737A - 用于参数调节、测试和配置的方法和装置 - Google Patents

用于参数调节、测试和配置的方法和装置 Download PDF

Info

Publication number
CN101553737A
CN101553737A CNA2006800334877A CN200680033487A CN101553737A CN 101553737 A CN101553737 A CN 101553737A CN A2006800334877 A CNA2006800334877 A CN A2006800334877A CN 200680033487 A CN200680033487 A CN 200680033487A CN 101553737 A CN101553737 A CN 101553737A
Authority
CN
China
Prior art keywords
equipment
output
signal
input
chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800334877A
Other languages
English (en)
Other versions
CN101553737B (zh
Inventor
斯坦利·霍罗尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics America Inc
Original Assignee
Integrated Device Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Device Technology Inc filed Critical Integrated Device Technology Inc
Publication of CN101553737A publication Critical patent/CN101553737A/zh
Application granted granted Critical
Publication of CN101553737B publication Critical patent/CN101553737B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals

Abstract

公开了一种用于设备的参数调节、测试和与测试有关的配置的方法和装置。所述方法和装置允许为了最优的性能调整系统中的部件的相互作用，修改系统中的部件的操作，并监控可预测恶化或故障的参数中的变化。所述方法和装置可以在设备、接口或系统级操作。通过串行数据链，可使系统在所选择的或强制的操作条件下执行，以允许配置、测试、测量或监控。

Description

用于参数调节、测试和配置的方法和装置
相关的申请
本申请要求2005年7月12日提交的标题为“Method and Apparatus forParameter Adjustment，Testing，and Configuration”的美国临时申请序列号60/698320的优先权，其由此在这里通过引用被并入。本申请涉及2005年2月22日提交的标题为“In-Situ Monitor Of Process And Device ParametersIn Integrated Circuits”的申请序列号11/064038，其由此在这里通过引用被并入。本申请涉及2005年5月31日提交的标题为“Test Circuits For In SituMonitor Of Process And Device Parameters In Integrated Circuits”的申请序列号11/142758，其由此在这里通过引用被并入。
技术领域
本发明涉及设备。尤其是，本发明涉及用于设备的参数调节、测试和配置的方法和装置。
背景技术
设备，特别是电子设备，变得更小、更快捷以及通常更难在系统级设计和调试。
如果设备具有这样的性能，使用JTAG(联合测试行动小组，Joint TestAction Group)，电路板互连测试是可能的。因为不是所有的设备都具有这样的性能，所以这可能提出一个问题。
使用JTAG、I2C(内部集成电路)和其它串行接口，设备配置例如寄存器读取/写入和系统内存储器程序设计是可能的。设备配置，特别是通过串行接口的设备配置是麻烦的，且限于EPROM或用于数据下载的直接处理器链接。
使用JTAG，处理器的仿真和调试接口是可能的。这可有助于仿真和调试，但限于简单的数据获得和收集。
通过例如SMSBus(系统管理总线)和/或ACPI(高级配置和电源接口)，系统建立配置如电路板上电/断电和监控(电源电压和电路板/部件温度)是可能的。然而，这些接口可能无助于调试。这可能提出了一个问题。
附图说明
本发明通过例子示出，且不限制在附图的图形中，其中：
图1示出可实现本发明的方法和装置的网络环境；
图2是可使用本发明的一些实施方式的计算机系统的结构图；
图3描述本发明的不同实施方式和说明互连的一般方法；
图4说明显示示例性系统的结构图的本发明的一个实施方式；
图5说明本发明的一个实施方式，其中不是所有设备都具有串行数据链(chain)性能；
图6说明显示具有串行数据设备的外部系统的本发明的一个实施方式；
图7说明显示处理器和存储器在系统级的使用的本发明的一个实施方式；
图8说明为图7所示实施方式进行处理器和存储器时钟定时(timing)的一个例子；
图9说明显示SERDES例子的本发明的一个实施方式；
图10说明用于PLL中静态偏移的本发明的一个实施方式；
图11示出在根据图10的单一数据率应用中的边缘对准的时钟的一个例子；
图12说明示出交叉点的本发明的一个实施方式；
图13说明示出交叉点的移动的本发明的一个实施方式，该交叉点需要被校正到图12所示的交叉点；
图14说明微分放大器，在本发明的实施方式中该微分放大器被监控交叉点信息；
图15、图16和图17说明如图14所示的本发明的实施方式的波形；
图18和图19说明与片内终端(on die termination)有关的本发明的实施方式；
图20是显示确定地弹(ground bounce)是否和何时出现的方式的本发明的实施方式；
图21和图22说明示出使用串行数据链的信号电平测试的例子的本发明的实施方式；
图23是根据图21和/或图22的波形；
图24说明用于确定VOH最大值的本发明的一个实施方式；
图25和图26说明显示片内终端的例子的变量的本发明的实施方式；
图27说明显示操作、控制和测量通信的本发明的一个实施方式。
具体实施方式
如在不同实施方式中举例说明的，本发明示出设备和/或系统参数调节、测试、配置、测量、监控等。
为了容易讨论，用于描述本发明的不同实施方式的接口被描述为一些类型的串行总线和/或串行链。本发明没有被如此限制，且可使用其它接口，如并行总线、并行链等。
在本发明的一个实施方式中，串行接口被“延伸”或“扩展”以允许：
a)为了最佳性能而调整系统中部件的交互作用；
b)修改系统中通过在设计时设定固定值而可能不被保证交互操作的部件的操作；以及
c)监控随着时间的过去在上面a)或b)中设置的参数的任何变化，作为预测恶化和/或故障的方法。
在本发明的一个实施方式中，串行链可用于配置和监控设备和系统内的很多参数。在不同实施方式中的本发明专注于很多新领域，其中JTAG和其它串行数据链配置可用于处理对系统和/或设备内参数的配置和监控的特定需要。
因为本发明的不同实施方式包括各种各样的应用，在四个主要部分提出本讨论。这些部分是：
1)设备级，
2)接口级，
3)系统级，以及
4)性能监控和趋势跟踪。
这四个类别仅用于讨论，且不意味着限制本发明的范围或在多于一个的领域中的适用性。在不同实施方式中，确实可在所有上面的领域中且同时使用本发明。
简要地，设备级是物理交互作用发生的位置。在设备中，例如可根据在串行数据链中接收的指令来调节或监控参数。
简要地，接口级允许在设备外部的交互作用。当串行数据在设备内处理时，如由串行数据链指导的设备可具有与“接口”交互作用以影响和/或监控设备条件的能力。
简要地，系统级允许调节和/或监控系统内的设备和接口，并允许系统操作和监控。通过串行数据链，可使系统在特别选择的工作条件下执行，以允许用先前不可能或困难的方式来配置、测试、测量或监控。
简要地，性能监控和趋势跟踪允许检查数据随着时间过去的聚集，并允许当条件变化时的另一系统级性能监控、趋势跟踪、故障预测和分析、以及参数调节。
为了有助于本发明的描述，使用互连术语。为了说明的简单，示出被互连以用于主“操作”，以及被互连以用于“控制”的设备。这些操作和控制互连可以是分离的物理互连或可以是共享的资源。例如，假定两个设备，输出缓冲器和输入接收器被互连，以便在主操作期间输入接收器接收输出缓冲器的信号。这是主操作互连。此外，输出缓冲器和输入接收器可具有连接在输出缓冲器和输入接收器之间的分离的控制接口。该控制接口可用于影响一个或更多设备的操作。例如，从输出缓冲器发出的控制信可指示缓冲器何时进入高Z状态，且基于此，输入接收器可禁用输入级，以使错误的信号不被接收到，输入设备不进入吸取大量功率的线性模式，等等。应该重视的是，控制互连可影响主互连操作。
图3描述了本发明的不同实施方式和说明部件之间控制和操作信号(例如，数据、时钟、状态指示)互连的一般方法。参考图1，注意，互连可在电路板上、在电路板之间、通过底板(backplane)、通过外部电缆、片上互连(on-chip interconnect)等。在如图3所示的本发明的一个实施方式中，ii型、iii型和iv型需要设备通过预先知道互连顺序(大部分可应用于iv型)或通过具有预置地址的设备(例如，通过设备上的硬布线(hardwiring)管脚)来被单独选择或处理。
参考图3，控制互连可为串行连接，例如(ii)、(iii)和(iv)。在本发明的不同实施方式中，(ii)型可为SPI(串行外围设备)，(ii)型或(iii)可为I2C、SM-BUS、IPMI(PICMG管理接口)，以及(iv)型可为JTAG。应该重视的是，控制互连可以各种形式实现，且不限于所示出的形式，因为组合也是可能的。
参考图3，为了简化操作信号互连描述，连接为(i)或(iv)的设备一起被考虑为成对的，连接为(ii)和(iii)的设备一起被考虑为主设备/从设备，最左边的设备是主设备，而所有其它设备是从设备。操作信号和控制互连的可能组合则是：
(i)/(iv)型的可能组合是：
1)两个设备都不支持控制接口。
2)任一或两个设备都支持控制接口，但不支持下面描述的可编程性或测量技术。
3)至少一个设备支持下面描述的可编程性或测量技术的至少一个子集。
4)两个设备都支持下面描述的可编程性或测量技术的至少一个子集。
(ii)/(iii)型的可能组合是：
1)没有设备支持控制接口。
2)只有主设备支持控制接口，但不支持下面描述的可编程性或测量技术。
3)只有一些或所有从设备支持控制接口，但不支持下面描述的可编程性或测量技术。
4)只有主设备支持下面描述的可编程性或测量技术的至少一个子集。
5)只有一些或所有从设备支持下面描述的可编程性或测量技术的至少一个子集。
6)所有设备都支持下面描述的可编程性或测量技术的至少一个子集。
注意，通过增加缓冲器设备可使其它类型与这些类型等效，缓冲器设备的功能给一些或所有互连信号提供串行控制接口。
一些产品自然地适合于这些类型和组合中的一些。例如，时钟型产品(其将时钟信号分配到多个“哑(dumb)”芯片)适合于具有子类型4的(ii)型(点到多点)(只有时钟芯片是“智能的”)。
在本发明的一个实施方式中，系统配置是可能的。系统包括串行数据链，该串行数据链互连系统内的设备，并允许那些设备的程序设计、在那些设备内的条件监控等。
图4说明显示示例性系统的结构图的本发明的一个实施方式400，在该示例性系统中有系统输入402、系统输出404和由串行数据链控制的一些内部设备。为了清楚，串行数据链(表示也称为控制通信的控制路径)在图中用虚线显示，而也称为操作通信的“操作数据”用实线表示。
在本发明的一个实施方式中，在系统中有产生串行数据链并接收从该系统回来的串行数据的串行数据控制器。控制器可为一个或更多设备，且从系统返回的串行数据可返回到始发设备和/或一个或更多其它控制器。在本发明的一个实施方式中，串行链配置可为JTAG、SM总线、I2C(I2C)等。在本发明的一个实施方式中，串行链可以是以或没有以串行协议操作的高速串行链接。
图5说明本发明的一个实施方式500，其中不是所有的设备都具有串行数据链性能。为了清楚，串行数据链(表示控制路径)在图中用虚线显示，而“操作数据”用实线表示。这是具有“不兼容”设备的系统的例子。在图中，所示的一个设备506没有串行数据链性能，因此在串行数据链中不存在连接。在本配置中，不具备性能的设备506不能在串行链上接收或发送，然而，串行链可与连接到该不兼容设备的其它设备通信。通过确实有串行链接的附近的设备，信息可传递到不兼容设备或从不兼容设备传递出来。稍后讨论这种情况。
图6说明本发明的一个实施方式600，其显示具有串行数据设备但没有智能控制器的外部系统608可如何与具有控制器的系统通信。为了清楚，串行数据链(表示控制路径)在图中用虚线显示，而“操作数据”用实线表示。这示出跨越系统边界的连接。在本发明的一个实施方式中，外部系统从邻接的系统接收串行数据并将串行数据传递到邻接的系统，避免了在其本身内具有任何控制能力的需要。在系统之间穿越之前执行串行数据的一些类型的转换也是可能的。作为这种情况的一个例子，如果外部系统非常遥远，则串行数据可分组成在任何类型的数据链接上发送的一组指令，接着使这些指令进入串行数据链以及远程系统将响应于这些指令。返回的数据被收集并在任何类型的通信链接上发送回始发系统。始发和目标设备不必是相同的。例如，用于控制的始发源可来自第一系统块，继续传递到第二系统块，接着将它传递到第三系统块中的目的地。
图7说明显示处理器和存储器在系统级的使用的本发明的一个实施方式700。这是(ii)型子类型4的例子。参考该图，时钟发生器709向处理器701(端口712)和存储器705(端口706)提供时钟711和707(分别通过端口710和708)，处理器701和存储器705通过存储器总线703(与处理器701上的端口702和存储器705上的端口704通信)通信。控制处理器714可在或不在相同的电路板上。控制总线713处于控制器714与存储器705(通过717)、处理器701(通过716)以及时钟发生器709(通过718)的通信中(通过端口715)。
在本发明的一个实施方式中，如图7所示，在上电时处理器701可以或不可(例如，由于定时)与存储器705通信，在任一情况下，为了操作和/或最优化可调节处理器701和存储器701之间的定时。
图8说明为图7所示实施方式进行时钟定时的处理器和存储器的一个例子。时钟707和711(图7)的相对相位确定在写入期间在存储器的和在读取期间在处理器的时钟离数据的中心多么近(见图8)，因而确定在写入和读取期间存储器是否可被完全读取/写入，以及如果是这样，留下多少余地来考虑当存在噪声时没有错误的操作。注意，对于一些存储器类型，为了最佳性能，相对于数据，时钟被不同地对准(虽然在存储器内，图8的关系通常是期望的)。例如，一些系统可能更倾向于边缘对准的。
在本发明的一个实施方式中，参考图7和图8，时钟发生器(709)能够改变时钟之间的相位关系。见图8，时钟707与时钟711(图7)的相对时钟相位从+180度到-180度变化。这可以通过连续的变化或在分离的步骤中。注意，如果系统设计的某些特征是已知的，则可选择较小的范围，所提到的范围包括任何任意的设计，其中不考虑在存储器矫正的数据/时钟相位。从上电起：
1.使用内部代码，处理器(701)设置为使用变化的数据执行写入然后读取循环，并在接口(716)上向控制总线(713)报告状态。
2.控制处理器(714)使用控制总线接口(713)为时钟发生器(709)重新设计程序，并监控读取/写入操作的状态。
3.当时钟相位在选定范围内变化时，控制处理器确定正确操作的窗口，并为相位编程设计时钟发生器，其将操作放在窗口的中间。
可选地，有时可在正常操作期间重复操作，以解决(account for)与温度有关的变化或其它变化。可选地，控制处理器可处于一件测试装置中，上面在工厂测试期间发生一次的顺序以及作为结果的设置可储存在时钟发生器709内的或与时钟发生器709有关的非易失性存储器中。例如，在系统电路板上，这样的参数在建立时可储存在闪存(flash memory)设备中。
图9说明显示SERDES(串化器/解串器)例子的本发明的一个实施方式900。该SERDES例子是时钟类型(ii)子类型4。
参考图9，时钟发生器909将时钟911(通过接口910)提供到SERDES901(通过912)。控制处理器914可在或不在相同的电路板上。控制总线913通过来自控制处理器914的915与SERDES 901(通过916)、时钟发生器909(通过918)通信。控制总线913(从端口915到端口917)和另一时钟907(从端口908到端口906)可以可选地转到第二SERDES 905。SERDES设备具有回送(loopback)和误差检验性能。SERDES 905可在与SERDES 901相同的电路板上或在一件装置内的另一电路板上。
在本发明的一个实施方式中，参考图9，在上电时SERDES设备可以或不可通过链接903(分别在SERDES设备901和905上的端口902和904)彼此通信。用于最优化的技术对两种情况是相同的。时钟发生器909能够改变时钟911和907的频率。该频率可在比SERDES设备的工作范围宽的范围内变化。从上电起：
1.SERDES 901设置成传输测试模式且监控该模式的接收数据，并在接口916上向控制总线913报告状态(正确或不正确的数据)。SERDES 905设置成回送所接收的数据作为传输数据。这些设置可通过控制总线913获得，或SERDES 901可使用带内控制设置SERDES 905。
2.控制处理器914使用控制总线接口913重新编程设计时钟发生器909的频率，并监控读取/写入操作的状态。
3.当时钟频率在选定的范围上变化时，控制处理器914确定正确操作的窗口，并针对频率编程设计时钟发生器909，其将操作放在工作窗口的中间。
可选地，有时可在正常操作期间重复最优化操作，以解决与温度有关的变化或其它变化等。可选地，控制处理器可处于一件测试装置中，上面在工厂测试期间发生一次的顺序以及作为结果的设置可储存在时钟发生器内的或与时钟发生器有关的非易失性存储器中。
在本发明的另一实施方式中，频率可相对固定，且诸如预加重(pre-emphasis)、终止等的调节可被调节成提供最佳的一般信号完整性。该方法也可在进行频率改变之前使用，因而确保“回落(fa1l-back)”频率正确地工作。
在本发明的一个实施方式中，设备的参数可被配置、修改等。这是设备级控制。例如，由串行数据链完成的大部分操作在设备级发起。是设备自身包含监控串行数据链并对链上的内容起作用的电路。作为例子，为了以JTAG串行数据链操作，对串行数据链起作用的所有设备需要有JTAG端口。在有具有串行数据链能力的设备的系统中，系统内的那些设备可一起开始在接口级起作用，并接着在系统级监控、调节和控制系统。
例如，可配置和/或监控参数。在设备级，设备中的串行扫描链可具有对影响系统操作和性能的参数的控制。下列列表包括很多的那些设备参数，其可被串行数据链控制和/或调节、监控，因而具有系统效应。参数可为下列项、组合或派生物(derivative)中的一个或更多：
1)电压
2)电流
3)时间
4)温度
5)设备状态
在本发明的一个实施方式中，与电压有关的参数是信号电平。这包括当例如操作在稳态条件下的实际电压VIH、VIL、VOH、VOL(分别是电压输入高位(也是VIH)、电压输入低位(也是VIL)、电压输出高位(也是VOH)、电压输出低位(也是VOL))。
在本发明的一个实施方式中，与电压有关的参数是过冲(overshoot)和下冲(undershoot)。这包括当输入或输出信号移动而超出其最终的静态(resting)电压。例如，可监控过冲/下冲的量。
在本发明的一个实施方式中，与电压有关的参数是Vix和Vox。当微分信号速度增加时，信号的交叉点(或相交点)变得极其重要。Vix是可在串行扫描链上检测和报告的输入交叉点。Vox通过串行扫描链被感测和调节，Vox是微分输出信号交叉点。在其它实施方式中，可监控和/或调节Vix和/或Vox。
在本发明的一个实施方式中，与电压有关的参数是切换噪声(switchingnoise)。切换噪声(尤其)由同时转换的多个比特引起。检测由于转换而出现的噪声的量并在串行数据链上报告信息是可能的。切换噪声的一些通用名是“地弹(ground bounce)”、“同时转换干扰(simultaneous switchinginterference)”和“码间干扰(inter symbol interference)”(分别表示GB、SSI和ISI)。
在本发明的一个实施方式中，与电压有关的参数是功率调节。将串行数据链添加到功率调节器可用来控制系统开启、电压电平、功率监控等。例如，如果调节器是使用外部功率设备以实际上传递功率的类型，则包括在很多可变的调节器中的是电压感测电路和一些形式的调节机构(如外部电阻器)。如果串行数据链添加到这种类型的设备，则系统功率的部分可在串行数据链的控制之下。
在本发明的一个实施方式中，与电流有关的参数可类似于与上面讨论的与电压的参数相关联的参数。此外，通过使用串行链，可监控、设置和报告电流限制。
本领域的技术人员应认识到，参数的组合也是可能的。例如，电压电流组合。
在本发明的一个实施方式中，与电压电流组合有关的参数可为输出阻抗。设备的输出阻抗可被模式化为由ROH和ROL组成。有时这些被合并来简单地表示为RO。如果对输出有与频率相关的特征，则阻抗可表示为ZO等。通过例如本发明的实施方式中的串行链，可监控和/或调节这些参数和其它参数。
在本发明的一个实施方式中，与电压电流组合有关的参数可为输入阻抗。有可与输入阻抗相关联的各种可调节的参数。这些参数之一可为一些形式的片内终端(On Die Termination)(ODT)。ODT一般由RT和VT表示，这可被实现为如稍后描述的。通过例如本发明的实施方式中的串行链，可监控和/或调节这些参数。
在本发明的一个实施方式中，与时间有关的参数是时钟偏移(clockskew)。在低操作速度时，时钟驱动器可能需要在设备输出之间的很小的偏移。当系统速度增加时，在系统的不同部分之间经常需要偏移，以补偿定时差异。该偏移的监控和/或调节可在本发明的一个实施方式中获得。
在本发明的一个实施方式中，与时间有关的参数是数据输入纠偏(deskewing)。当总线频率增加时，在数据总线上的比特之间的偏移变成一个重要的问题。有时，该偏移可能如此重要，以致于用单个时钟准确地接收数据是不可能的。纠偏比特使数据重新排列，用于准确的接收。
在本发明的一个实施方式中，与时间有关的参数是数据输出纠偏。在一些系统中，当数据在总线上、在踪迹(trace)中的角落周围以及通过变化的传输线环境传播时，数据变得偏移。如果环境是已知的，则调节输出的偏移以使所有的输出实质上同时到达其目的地是可能的。对此的必然结果是调节预定用于系统的不同部分的数据的偏移，以便可最优化系统定时。此外，如果环境是未知的，例如插件板(plug-in board)可插入不同的底板中或同一底板的不同插槽中，则本发明的实施方式可用于最优化系统定时。
在本发明的一个实施方式中，与时间有关的参数是对准(training)。当系统速度增加时，严重偏移的数据总线的对准可能是必要的，以便识别和锁住适当的比特排列。串行数据链可用于发起、控制、调节和停止对准。
在本发明的一个实施方式中，与时间有关的参数是边缘对准，例如中心对准。在低速时，可能需要设备的中心对准的计时(clocking)。当系统速度增加时，边缘对准的计时可能更有利。边缘对准和中心对准的设备在彼此通信方面有困难。一些设备如现今最快的DRAM(动态随机存取存储器)具有中心对准的输入数据和边缘对准的输出数据。通过串行数据链，设备是使用数据的中心对准还是边缘对准的计时是可以控制的。中心和边缘对准之间的任何时钟相位也是可选择的。
在本发明的一个实施方式中，与时间有关的参数是数据捕获。当系统速度增加时，增加分相器的使用以准确捕获输入数据。这些通常需要使用PLL(锁相环)或DLL(延迟锁相环)来执行捕获。分相器或其它接收方法可在串行数据链控制之下。
本领域技术人员应认识到，参数的派生物也是可能的。例如，时间派生物。
在本发明的一个实施方式中，时间派生物是压摆率(slew rate)。在本发明的实施方式中，可监控和/或调节设备输出压摆率。
在本发明的一个实施方式中，时间派生物是预加重。对一些信号最初获得较高电压电平、稍后电平降低(或随后的比特处于相同逻辑电平)通常是必要的。通常目标是获得足够的压摆率以确保定时和转换，以及接着降低的功率。降低的电压稍后也帮助到相反的状态的随后的转换的容易的开始。串行数据链可调节的一些项包括预加重的出现、预加重的量和“加重后”信号的强度。预加重是高频组分的放大和/或低频组分的减少以抵消介质的与频率相关的损耗。
在本发明的一个实施方式中，时间派生物是相位偏移。PLL或DLL的相位偏移可通过使用例如串行数据链来在本发明的一个实施方式中调节。
在本发明的一个实施方式中，时间派生物是频率检测。可将外部时钟信号与已知的时钟比较。可比较这两者之间的不同，允许实际频率的报告或检测好的或坏的时钟。注意，频率不需要在相同的范围内，例如，在本发明的一个实施方式中，10MHz信号可通过在比较之前将它除以10来与1MHz信号进行比较。在另一实施方式中，所比较对照的时钟可为串行控制时钟。在本发明的又一实施方式中，频率可以任何方式不相关，然而，通过例如在触发器(flip-flop)上将一个时钟输入提供到置位输入中并将另一个时钟提供到复位输入中并观察触发器是否改变状态，可获得时钟没有变坏的检测。
在本发明的一个实施方式中，参数可与温度有关。例如，监控不同芯片上的、或甚至一个芯片的各部分的温度可能是重要的。这可能是问题的早期指示器，例如电路故障、系统级问题如风扇问题、可靠性问题等。温度可通过各种机制来监控，例如但不限于阈值的移动、电阻的变化、二极管压降、振荡器频率变化等。
在本发明的一个实施方式中，温度的派生物是温度的变化率。例如，芯片或系统的温度的快速增加可能是即将发生的故障的早期指示。在本发明的一个实施方式中，这可被监控，且可在控制之下采取行动，例如如果设备变得太热，为了可靠的运行而关闭系统电源。
在本发明的一个实施方式中，与设备状态有关的参数是内部状态机状况。为状态机控制的设备而监控正确操作的状态(没有被停止或处于无效状态中)在本发明的一个实施方式中是可能的。
在本发明的一个实施方式中，与设备状态有关的参数是状况。可得到设备内部状况的表示。这允许与连接的设备不兼容的状态或故障状态的检测。
本领域的技术人员应认识到，上面的例子仅仅是可被监控和/或控制的参数的样本。接下来的讨论描述控制和/或监控参数的本发明的实施方式的一些方法。
上面讨论的时钟偏移可涉及输入时钟和分相器操作、输出时钟和时钟的移位、边缘对准、中心对准等。一些系统是边缘对准的，一些是中心对准的。在本发明的一个实施方式中，一个部分可进行两种类型的对准或任何范围的对准(+/-180度移位)。
在本发明的一个实施方式中，串行数据链用于影响静态相位偏移。在PLL和DLL设备中，存在将输出信号“锁定”到输入信号的需要。图10中示出PLL的结构图。在应用中PLL的“目标”是将输出信号“锁定”到输入信号，所以在两者之间没有相位差异。在PLL结构图内的是比较反馈信号与PLL的输入信号的“相位探测器”，该反馈信号从PLL的输出接收。如果两者是完全相同的或是根据“规范的”(at“spec”)，则它对PLL的输出频率不产生变化。如果两者不同于指定的数量，则相位探测器将非常轻微地调节输出频率，以开始将相位移向期望的偏移。在一些应用中，期望PLL的输出稍微地先于或落后于输入。换句话说，必须将PLL的静态相位偏移调节到除了零以外的数。这种情况的可能应用是高速计时情况，其中设计者希望更好地对准时钟与数据。
这种情况的例子是边缘对准的时钟的使用，以避免在高速应用中时钟和数据之间的偏移。时钟和数据的接收器接着必须使用对于传统的时钟/数据关系没有被正确设置的时钟来接收数据。
图11示出在单一数据率应用中的边缘对准的时钟的例子。在本例中时钟边缘非常接近地与数据对准。为了将数据准确地记录(clock)到寄存器中，时钟必须移位，如在图中的底部波形中示出的。“内部”时钟设置成准确接收数据的中心并准确确定数据的高或低状态。本领域的技术人员应认识到，内部时钟对任何测试者是不可见的，且不同于外部时钟，内部时钟的边缘与数据是对准的。
在本发明的一个实施方式中，如图10所示，时钟的移位通过串行数据链1002来完成。链1002与控制功能1004通信。有两种实现此移位的可能方式。第一种是调节PLL的相位探测器，以通过控制信号1006来执行信号的静态相位偏移的移位。实现此的另一种方式是将静态相位偏移锁定在零处，并通过控制信号1008将PLL的输出信号(除了用于反馈的一个信号外)移动一个由程序控制的量。这两种技术都可依靠串行数据链来实现，并可单独或组合地使用。
在本发明的一个实施方式中，如图12所示的交叉点被监控和/或调节。图12也指示用于信号传输的理想交叉点。
当在高速信号线中计时速度增加以及信号完整性变得极为重要时，微分信号(Vox和Vix)的交叉点成为重要的因素，如图12所示。输入接收器设计成在电压交叉的指定范围内触发(toggle)。如果没有观察到交叉点，则可能发生几件事情，其中：
1)接收器的输入结构可能不能正确感测信号是高还是低(例如，在微分放大器的操作范围之外)。
2)接收器可接收输入信号上的抖动(jitter)。
3)接收器响应时间可能被影响。
如果信号变成失真的，则交叉点移动到较不希望的位置是可能的，如图13所示。在本图中，上升边缘和/或下降边缘被移位，产生不确定部分。有很多造成信号之间的这种偏移的可能原因。在本发明的一个实施方式中，测量微分输入之间的偏移并在串行数据信道上报告结果是可能的。
图14示出微分放大器，其在本发明的实施方式中对于交叉点信息而被监控。有几种可能的方式来测量输入交叉点并在串行数据链上将结果报告回来，例如，输入微分放大器可被观察。放大器底部的电流源1402试图保持流经微分放大器的连续电流，而不管输入电平如何。当输入为高且输入*(Input*)(input)为低时，所有的电流都沿着微分放大器的左侧流动。当两个信号完全反转方向时，所有的电流都沿着微分放大器的右侧流动。
在两个输入信号(输入(Input)和输入*(Input*))进行转换的转换期间，如果电流源1402维持电流，以及输入FET(场效应晶体管)可有效地从一侧交换到另一侧，则当电流从一侧转换到另一侧时，在电流源1402，在电压电平1404内应有少量中断，如图15所示。这是理想的交叉点相交，并造成在本发明的一个实施方式1500中感测到的少量电压中断。
如果没有观察到交叉点，且一侧在另一侧之前进行转换，则在电流源的电压中可测量的异常增长，以及如果交叉点到达极端，则来自电流源1402的电流将不被维持。例如，如果输入的两侧暂时变低，则微分放大器的两侧将截止，使电流源1402到达其较低的电压(在1404)极限(汲取(suck)所有可得到的电流)，如图16所示。这是在微分放大器中低相交的交叉点，且该电压中断在本发明的一个实施方式1600中被感测到。
如图17所示，如果微分放大器的两侧导通，则电流源1402将达到比交叉点在中间的正常转换更高的电压电平(在1404)。这是在微分放大器中高相交的交叉点，且该电压中断在本发明的一个实施方式1700中被感测到。
如果交叉点在除了理想位置以外的其它地方，但不在极限处，则电压效应仍然出现，但在大小上减小了。在本发明的实施方式中，可在串行数据链上聚集并报告这些特征。
在本发明的一个实施方式中，可监控和/或调节片内终端。在使用片内终端(ODT)的应用中，使用串行数据流来配置ODT是可能的。图18示出ODT配置的一个实施方式。它由到为高阻抗的设备的输入组成。此外，有连接到终端电压(VT)的终端电阻器(RT)。终端电阻可等于线阻抗(lineimpedance)或稍微不同。大部分接口使用在电源和GND(地)之间的中点处的VT。在此配置(例如GTL-射电收发逻辑器件(gunning transceiverlogic))上存在变化，但概念是相同的。
假定图18是理想化的情况，则真正的应用通常在电源轨之间的中间电压处提供真实VT的方面有困难。VT需要到部件的额外的电压电源，或消耗功率的内部电压生成和相当数量的电路。一个解决方案是使用图19所示的Thevenin等效电路。在图中，VT由VDDQ和GND之间的电阻分压器代替。如果RIH和RIL相配以及它们的并联值等于RT，则图18和图19在电学上是完全相同的。
如图19的电路中所示的，本发明的一个实施方式允许RIH和RIL的调节，因而允许用户平衡输入，并将电路调节到所接收的输入信号。在很多情况下，这些调节可关掉过冲和下冲，或改进信号的上升和下降时间。此外，可通过调节RIH和RIL的值来将远离中心的信号拉得更高或更低。这产生改变图18中的VT和RT值的Thebenin效应。RIH和RIL的值可使用本发明的实施方式中的串行数据链来设置。这意味着串行扫描链具有将VT和RT的Thebenin值设置在电路的工作界限内的任何地方的能力。这允许串行数据链具有对接收器终端特征的完全控制。
在本发明的一个实施方式中，可监控和/或调节设备输出压摆率。设备输出压摆率是系统内传输线故障的主要原因之一。如果压摆率太慢，则信号速度也慢下来，且信号边缘的实际定位较不准确，造成差的系统性能。如果压摆率太快，则传输线和开关噪声变大，造成差的信号质量和其它问题。
在本发明的一个实施方式中，通过使用串行数据链可将设备压摆率调节并设置为单一的值。在本发明的另一实施方式中，通过设置用于驱动输出级的晶体管的数量和定时序列可调节设备压摆率。在另一实施方式中，压摆率可根据转换的状态通过串行数据链来调节。一些可能性是：
1)在转换开始时强烈驱动以开始快速的压摆率，接着当转换进行时减少驱动，以避免过冲和/或下冲。
2)减少初始的驱动，以避免快速的压摆率，接着在信号进行时增加驱动强度，以确保足够的驱动来完成转换和过驱动大负载终端。
在这些和其它应用中，可能通过串行数据链设定驱动特征，以最佳化接口的压摆率且如果需要则进行调节。用于完成此的一个机制是控制驱动输出的指状元件(finger)或晶体管的数量。另一可能性是对序列进行定时，在此期间输出晶体管导通(分级(staging))，以最佳化压摆率。
在本发明的一个实施方式中，可监控和/或调节设备开关噪声。开关噪声可能由一前一后转换的多个比特或通过改变转换的比特的数量而产生。该转换引起通过地或设备的功率结构的电流冲击，产生内部和外部电源或地之间的电压差异。在图20的电路中，阻抗(Z)被表示为处于内部和外部GND电平之间。如果大的电流冲击通过该阻抗，则内部和外部GND电平将不同。开关噪声的一些通用名是“地弹”、“同时转换干扰”和“码间干扰”(分别表示GB、和SSI)。
在本发明的一个实施方式中，可能检测由转换引起的实际噪声的量并在串行数据链上报告该信息。该信息可用于识别可能造成设备失常或不良的输出信号质量的转换条件。知道开关噪声的量可深入了解故障原因或条件。
图20是示出检查地弹(开关噪声的一种形式)的方法的本发明的一个实施方式。电路由在外部连接到VREF的微分放大器组成。大多数接口具有某种形式的参考电压，该参考电压在外部提供并尽可能保持没有噪声。如果没有VREF，则VREF可以是大约为1/2VDDQ的任何外部提供的静态电压。在无噪声条件下，所示内部电容器充电到VREF电压电平并保留在那里。显示为“噪声检测”的信号保持为恒定电平。
在内部和外部GND电平突然变得不同的情况下，最值得注意得是，如果由于开关噪声，电流冲击流经地中的阻抗Z，则所示电容器将迫使微分放大器两端的电压改变，且信号将在“噪声探测”输出上产生。该信号可由串行数据链监控并将噪声电平报告回控制器。
虽然图20仅针对地弹，本领域的技术人员应认识到，可开发具有连接到VDDQ的电容的类似电路，以检测上部电压中的弹跳。实际上，在本发明的不同实施方式中，与外部电压有关的任何内部电压上的噪声电平可由串行数据链监控。
在本发明的一个实施方式中，可监控和/或调节接口级需要考虑的因素。在接口级，事情变得更令人感兴趣。当构建模块保持在设备级时，这些构建模块可用于分析接口，以为了最佳的性能而监控和/或调节接口。
在本发明的一个实施方式中，不是所有的设备都具有串行数据能力。系统内的大多数设备没有串行数据能力，特别是在市场上可得到大量的设备之前。同时，对可通过串行数据链获得的控制的量有不同的电平。
具有串行数据链的任何设备(如由本发明的不同实施方式示出的)具有控制或感测其本身内的任何参数的能力，或当假定那些能力嵌入设备时与其接口相互作用的能力。当具有全部能力的两个设备共享接口时，两个设备可能监控接口、调节接口、并通过与其它设备交互作用来测试接口，以检验所有测试的成功实现。
在接口上只有一个设备具有串行数据链的情况下，情况变得比较困难，但仍然可能获得接口的成功测试或配置。作为一个实施方式的例子，如果不兼容的设备(即，没有本发明的实施方式)是总线驱动器，且兼容设备(即，实现本发明的一个或更多实施方式)是接收器，则接收器可感测驱动器的特征，将其报告给控制器，且控制器可对接收器进行调节以最佳化数据的接收。
作为相反的例子，在受控制的设备是驱动器且不兼容设备是接收器的场合，受控制的设备可根据已知的总线环境，通过监控其自己的输出或通过允许控制器指示条件来进行调节，以最佳化信号完整性。
如果两个不兼容的设备位于接口上，但具有串行数据链的设备位于其周围，则串行数据链可用于迫使某些条件进入不兼容的设备中，且从那些设备可观察关于正确或不正确的信息的出现。
当处理具有串行数据链的设备和没有串行数据链的设备之间的接口时，一些能力失去，但保留的能力是非常有效的。存在下列情况：
1)理想的-所有的设备都有串行数据链。所有的设备都是可配置的。所有的设备都有适当的监控能力。在接口上可进行完整的分析和配置。
2)优良的-一些设备具有串行数据链，但一些设备没有或它们的数据能力有限。在这种情况下，兼容设备可根据其能力来调节其参数并监控其接口，但一些能力可能由于不能使用而失去。
3)可能有用的-大多数设备没有串行数据能力。存在的可配置的(兼容)设备可按需要监控并调节其参数，但其在系统内的可见性和其控制系统的能力是有限的。与串行设备不接触的接口必须依赖于数据的流动以传递信息。逐步出现的问题可被隔离到一个区域，但可能不隔离到特定的设备、比特或接口。
在本发明的不同实施方式中，存在可在接口级配置和/或监控的一些参数：
1)数据调整
2)传输线
3)过冲
4)终端配置
相对于传输线配置，在具有串行数据链的本发明的一个实施方式中，可能彻底分析传输线的配置，并通过串行数据链向用户/控制器报告。这些项中的一些是：
1)驱动器的输出阻抗
2)在接收器的终端阻抗
a.终端是平衡的吗
b.Thevenin VT
3)VOH和VIH
4)VOL和VIL
5)对高位和低位的过冲和下冲的量
a.输入过冲
b.输出过冲
图21说明示出使用串行数据链的信号电平测试的例子的本发明的一个实施方式。图21示出串行数据可如何被路由到输入结构以允许与该输入相关联的信号线的测试的例子。在本例中，用户可有效地测试如所示的设计并检验连接和信号电平。
通常，为了信号线ZO上的最佳性能而设定RO、RT、VREF和VTT的值。作为简化的例子，可设置下列信号水平：
RO＝50Ω
RT＝50Ω
VTT＝VDDQ/2
VREF＝无关紧要(不用于测试)
在此示例性配置中，输出驱动器可被驱动得低(通过串行控制或其它方法)。驱动器将传输线拉低，并最终落到VTT和GND之间的电压驱动器电路中。使用示例性的值，RO和RT之间的电压应最终稳定在VTT的1/2或VDDQ/4。参数的不同值将在接收器的输入上产生不同的电压电平(所以可能需要进行计算)。
当在此结构中时，串行数据链可将数据装入DAC中，输入Vref被多路复用器(mux)旁路并且电压电平在串行控制下变化。使用此技术，可确定接收器输入的准确的断开点(trip point)，允许确定一些传输线特征。在本发明的一个实施方式中，一些形式的电流限制可用在输入结构中，作为彼此接近的两个输入信号。
使用串行数据链，可测试传输线上的有价值的一些项。例子是：
1)如所示，可测试VOL。
2)将驱动器的输出电压从低位反转到高位可测试VOH。
3)如果输出驱动器完全关闭，则可检验VTT的电平。
4)如果或者RO或者RT是固定和已知的，则可检验另一个的值。
5)如果RO是可变的，则它可在功能和准确性被测试时被检验。
6)如果RT是可变的(例如，片上)，则它可在功能和准确性被测试时被检验。
7)可测试所有参数的信号高值和信号低值之间的差异。
将此想法拓展得更远些，本领域的技术人员应认识到，本发明的不同实施方式对这种类型的电路可提出另外的使用。图22示出通过利用串行设备装入DAC以建立限制电压可如何设置断开点的例子。如果图中的电路使用沿着传输线传播的高速数据正常运行，则DAC上的电压可设定为最高信号电平。如果信号超出该值，则它将使寄存器触发。这可在串行数据线上获得，以及超过断开点的事实被发送回控制器。该技术可用于检查在Vddq和GND之间的工作范围内的过冲和下冲。检查超过Vddq和GND的过冲和下冲也可通过其它装置完成，包括电荷泵、如果电压超过设定点时将触发的浮栅(floating gate)，等等。这些条件可立即报告回来或可储存在片上并稍后报告回来。片上存储器可为易失性或非易失性的。
例如，如果设备感测到它操作在所建立的工作范围之外，则它可将此储存在非易失性存储器中，其在稍后的时间可被取回。
作为图22的电路可如何用于测试实际信号的例子，图23示出从低到高的示例性逻辑转换。如果VOH信号电平标称地设置成驻留在所示的点处，则用户可能希望知道当过冲时正在传播的信号电平超过VOH多少。通过串行链，用户可检查过冲的值并通过串行链报告回所发现的值。完成此的一种方法如所示，其中用户为最大值设置断开点。如果该值被超过，则观察将在寄存器中被发觉，并通过串行链返回。
在本发明的一个实施方式中，检验过冲的另一方法是利用如图24所示的ADC(模拟到数字转换器)。该技术捕获过冲的峰值，并将其返回到串行数据链。在本例中，当输入信号进入设备时输入信号被缓冲，以使该信号不影响实际外部信号，但电压被保留。电压流经二极管并给电容器充电。如果电容器小，且二极管在其两端具有低的电压降，则电容器上的电压指示信号上的最大电压。当信号继续且电压下降时，最大值被电容器和反向偏置二极管保持，并可被ADC取样并发送回串行数据控制器。
虽然图24中的例子是针对VOH最大值测量的，但VOL也可通过反转二极管的极性来检查。在两个电路中的电容器需要被复位(向Vref返回的电压)以开始新的测试。在电容器两端放置高值电阻器允许电容器电压减少，允许仅根据最近的电压偏移和过时(aging)的过去偏移进行未来的测量。由二极管两端的下降引起的错误可在测量之外校准。一种方法是简单地调节ADC的读取。电容器应大到足以保持电压直到ADC可进行读取，然而尽可能小以减少测量影响并允许快速的数据捕获。
在本发明的一个实施方式中，在接口级监控和/或调节ODT是可能的。使用串行数据链接口来控制如早些时候讨论的ODT特征，可能使ODT适应于接口环境并调节电路内的设备位置。
本领域技术人员应认识到，详述程序设计概念，断开ODT终端可能是有利的。当此不必要时的一个例子是该设备是否在一列设备的中心。对电路操作来说，如果在一列设备的末端的设备具有有效的ODT(开启)，但该一列设备中的所有其它设备没有ODT(ODT断开)以防止信号失真和线的过多的负载量是最好的。
图25示出具有ODT的设备和两个开关的本发明的一个实施方式，开关可由串行数据链控制以允许彻底断开ODT。开关可包括在输入终端的RIL和RIH内。
图26示出在本发明的一个实施方式中此概念可如何用于控制多支路(multidrop)传输线上的ODT。在左边是传输线驱动器。沿着传输线的设备都使ODT断开，除了链中最后的设备之外，其为传输线提供正确的终端。
通过使用串行数据链调节或接通和断开ODT，链内所有的设备都可为具有ODT的完全相同的产品，且当它们处于系统中之后被调节。增加的优点是，系统配置可容易改变，且终端配置可自适应于新的配置，而不需要产生新的系统布局或设计。例如，在图26中，如果在最右边的接收器变成断开的，则倒数第二个接收器需要适应于其终端配置以减少传输线噪声。
在本发明的一个实施方式中，串行数据链可用于调节ODT以使总线反向。使用串行数据链可配置的额外项是反转总线的流向并改变终端配置的能力。虽然每当双向总线改变方向时串行链本身(依赖于速度)可能没有快到足以重新配置总线，但用于进行改变的规则可装入(通过串行数据链)每个设备中，且每个设备将正确地响应方向的变化。例如，如果在总线远端的设备突然变成驱动器，则它将断开其ODT并驱动总线。总线上的中间设备保持ODT断开，而不管谁在驱动。如果图26中的驱动器突然停止运行为驱动器，则它可接通ODT以在另一方向终止传输线。因此，串行数据链可用于为设备在总线上配置每个设备的位置。
在本发明的一个实施方式中，可进行系统级观察、监控和/或调节。例如，当系统速度增加时，调整和调节系统以获得最佳性能变得更有利。当系统上电时预测所需要的调节以保证操作也变得愈加有利。温度、电压和其它环境条件可能影响系统到不可能操作的程度，直到进行实时调节为止。
在本发明的一个实施方式中，系统的上电配置是可能的。使用串行数据链方法，串行数据以一个速度和在应可操作的条件下工作，即使当系统本身不操作时也是如此。通过利用串行数据链，为了最高性能系统可开始诊断并继续进行配置所有接口(内部和外部)的任务。一旦充分配置，系统就应在任何情况下可操作。
通过完成这种类型的“上电”配置，系统中的设备可具有可调节性水平，否则其将不是可允许的。如果每当设备插入系统中时该设备必须被建立和硬线化(hardwired)以正确工作，则无论该系统内的配置或条件如何，设备都限制在适合于“平均”应用的可预测的性能特征的很窄的范围内。如果应用不是“平均的”或如果条件在应用内动态地变化，则“平均”设备可能不工作，或可能不在最高性能工作。
如果具有串行数据链的设备建造成允许在整个“正常”范围内的调节，并可能进入“极端”，则当“极端”或不正常的应用出现时，可在启动时或如果条件变化时连续地在系统级进行调节。
在本发明的一个实施方式中，系统的调整和调节是可能的。在正常操作期间系统内的条件保持不变很罕见。温度变化，使用电平变化，电压变化，以及配置变化。给系统上电使系统从“冷(cold)”情况开始，并随着时间的进展最终改变到“热(hot)”，系统使用增加，且外部温度可能增加。在变化的条件下保持最佳性能的唯一方法是允许当条件变化时调节系统参数。使用串行数据链来配置设备允许在需要出现时自动监控参数和调节。
在本发明的一个实施方式中，系统的设计的辅助是可能的。当设计新系统时，通常进行广泛的模拟，并根据模拟调整设计。模拟必须包括所有的工作条件，且必须很准确地预测设备和系统性能以保证运行。当设备不能精确地符合应用需要时，设计变得很难。当可变的条件是设计的一部分且只有固定的设备参数是可得到的时，出现了特殊问题。
使用串行数据链来配置设备，允许在系统设计中相当大的灵活性，以使设计者必须对系统参数设置的限制是限制性较小的。如果系统在建立之后可提供宽范围的自动可调节性，则设计限制变成限制性较小的，且可能这些限制可被转化成性能提高和/或减少的成本。
系统设计也与未知的因素作斗争。实现并包括可能影响最终操作特征的所有因素是困难的，直到系统被建立并运行在其预期的最终环境中。如果系统具有通过使用串行数据链来自我调整或调节实际接口参数的能力，则系统可以隔绝未预测的异常。不具有串行数据链的部件是固定的，或需要一些其它形式的调节。
理想地，在系统内，用于应用的单个可得到的部件可被插入，并接着在上电时调节以便为工作环境纠正。可感测理想的特征，并接着可调节驱动器和接收器以便为现有的条件而进行最优化。当条件变化时，调节也变化。
在本发明的一个实施方式中，监控系统的可靠性是可能的。例如，为了最佳性能，可在上电期间配置使用串行数据链设备(即，本发明的实施方式)而建立的、并用来在相当多的空气调节环境中工作的安全系统。在少见的情况下，当工作者必须退出区域时，空气调节出现故障，维持安全系统的重要性增加。增加的热可能对系统性能有深远的影响，造成在整个系统内参数的移位。
串行数据链可配置成自动监控系统内的参数，并在参数偏移时进行调节。通过经常地根据变化的环境进行调节，操作可被保证并扩展到固定的设计提供的范围之外。相反如果，允许系统偏移超出参数限制，系统故障或数据的错误报告是可能的。在这种情况下，串行数据链可报告这种情况，以提供系统故障突出的早期指示。在任一情况下，来自串行数据链的信息可发送到远程监控站点，以允许跟踪系统内的条件。
在本发明的实施方式中，系统的有效的环境测试是可能的。大多数良好设计的系统需要在产品开发阶段期间仔细检查环境测试的某种形式。这通常包括在热、冷、振动或冲击(落下)条件下的操作。环境测试往往指出系统内的边缘条件或早期故障点，否则系统工作。在这些苛刻的条件下，应用监控所有所需条件而必须的测试装置几乎是不可能的。通常这些测试依赖于某个总的系统故障以指出存在故障，接着检查可查明故障的原因。具有有限数量的探测器和有限的数据收集可能性的庞大的测试装置使这种情况恶化。以连接的庞大的测试装置维持苛刻的环境条件最多只是麻烦一些。将测试装置连接到设备总是影响设备性能。测试装置的效果常常完全掩盖了实际的工作条件。
使用串行扫描链(如本发明中描述的)可以完全接近由扫描链控制的系统内的所有点。扫描链被设计到系统内，因此没有超出正常系统配置的寄生效应。不需要示波器探测器、信号分析器和其它庞大的测试装置。使用用于环境测试的串行扫描链仅需要允许某种形式的接近扫描链。在一些应用中，在系统内的整个扫描链的控制是可能的，意味着整个系统可插入环境舱(environmental chamber)中，而没有额外的庞大的附加装置。系统可以自我监控、调节以及储存信息以供稍后的取回(例如，在非易失性存储器中)，或通过某个外部机制报告条件。以这种方式使用串行扫描链允许监控条件和在偏移或故障逐步显现时查看偏移或故障。可测试调节限制。可观察在振动环境中真正的操作，而没有关于在该过程中摇动庞大的探测器的忧虑。
在本发明的一个实施方式中，系统的故障分析是可能的。故障分析很麻烦，特别是当在现场或在消费者地点进行时。使用串行扫描链，数据可从系统内所有的位置收集，接着问题被隔离。具有来自感测位置的实际数据可为故障分析提供材料，其通过任何外部探测技术无法得到。测试方法不影响故障机制。如果多个系统失效，则可使用串行数据来研究故障的共同性质。故障分析可为一个或更多系统实时地进行，并可按统计方法离线(off-line)进行。根据从现场、操作单元以及来自制造商的输入聚集的信息，可监控并预测操作规范和故障。例如，设备的寿命测试可产生早期寿命故障指示器。
在本发明的一个实施方式中，系统的系统间故障分析是可能的。特别麻烦的是在在供应者之间的消费者地点显现的故障。在这种情况下，两个供应者在单独测试时或在其自己的实验室中有可充分操作的系统。当系统通常在消费者的前面互连时，故障是常见的。接下来通常是手指指示练习(finger pointing exercise)。如果有串行数据链出现，则具有串行数据链的系统可分析故障，并可能进行调节以适应于以前未见过的条件，消除故障。不管怎样，串行数据链都应能够识别接口上的情况并报告这些情况，允许用户了解可能的问题以及接口的哪一边有故障。
在本发明的实施方式中，性能监控和趋势跟踪是可能的。使用串行数据链，连续监控系统性能和系统内的参数是可能的。通过监控内部条件，应该可能识别在所有工作条件下显现的模式。在故障的情况下，工作条件应是易得到的并提供对问题的了解，特别是在否则不可能被监控的随机事件的情况下。在具有有限寿命的系统中，趋势跟踪将深入了解“故障的时间”或“剩余的寿命”。这可用作预测性的故障机制，以便在方便时而不是在紧急情况下可进行修复或替换。一些可能的应用允许消费者执行常规的维护，并将分析报告回工厂。在安全不成为问题的应用中，制造场所链接可从系统直接指向制造场所。制造场所可监控易于发生故障的区域，并在任何故障之前执行纠正的行动。
本领域的技术人员应认识到，本发明可在最低电路级、在芯片级、在电路板级、系统级以及在网络级实践。应认识到的是，根据其被使用的场合，本发明能够用于配置和/或最佳化部件、电路、芯片、电路板、系统和网络的操作。
例如，本发明的实施方式可用于(通过设备的参数调节、测试和配置)调节单独的设备的电路性能。在芯片级，本发明的实施方式可用于调节例如在IC上电路的模块之间的驱动电平、偏移等。在电路板级，如上所述的实施方式可用于调节电路板上设备之间的操作。同样，上面讨论的是用在系统级的本发明的实施方式。本领域的技术人员应认识到，也可使用这样的实施方式的网络。
为了讨论，使用串行接口和/或专用接口或控制总线示出并讨论了本发明的很多实施方式。本发明没有被如此限制。例如，本发明可被实践而没有使用专用控制总线，不管它是串行、并行还是组合。例如，可使用现有的数据总线。例如，参考图7，块701可代表微处理器，其在通信线路703上通过数据和地址端口702与存储器705的存储器接口端口704通信。进一步对于这种情况，在本发明的一个实施方式中的微处理器701和存储器705可决定调节数据和地址线如何被驱动，以及用于接收这样的数据的输入电路，以便最佳化性能。在一个实施方式中，微处理器可通过703传递命令以输入“调节”的操作的模式。例如，为了讨论，假定在703内数据总线主要由通信的32条线组成。在本发明的一个实施方式中，为了最佳性能，微处理器701可能希望将32条数据线的输出驱动级(output drivelevel)调节到存储器705。在本发明的一个实施方式中，这可通过使微处理器701调节16条线的输出驱动级来完成，同时存储器705可在16条其它线上向微处理器报告回最佳化的状态。以类似的方式可调节剩余的16条线。
本领域的技术人员应认识到，转到微处理器701的存储器705的输出也可受益于最佳化，且上面讨论的技术也可用于获得这些结果。
此外，使用本发明的不同实施方式可不仅最佳化输出而且最佳化输入。
本领域的技术人员应认识到，也可使用其它设备和接口而不是上面微处理器到存储器的接口。例如，在其它实施方式中，I/O总线如高速串行接口(Firewire、USB、SATA、以太网等)以及并行总线(底板、ATA、SCSI等)可用于设备的参数调节、测试和配置。
应认识到的是，通过使用在本发明中描述的技术，例如使用串行数据控制链、并行数据控制链或现有的总线或线路作为控制链、或使用这些项的任何组合作为控制的思想，监控低电平设备参数、调节接口、预测故障以及执行所述功能，在设备、系统和性能级提供新的功能性能力。当接口速度增加时，具有设定的接口的单个设备以所有的速度适应于所有可能的应用变得不可能。允许设备监控接口和进行修改，将允许相当大地增强接口速度、可靠性和可测试性。
图27说明示出操作、控制和测量通信的本发明的一个实施方式2700。在2702的是命令和控制块，其能够通过链接2751和2757发送并接收信息。设备A 2704通过链接2751与命令和控制2702通信。如这里所示的，设备A 2704具有本地控制器2706，本地控制器2706只有可控制设备A2704的各方面的输出(从块2706发出的箭头)，例如输出驱动器2708。也就是说，设备A 2704是可接收控制命令且通过链接2751与2702进行控制通信的设备。离开设备A，设备A 2704的控制通信通过链接2752进入在块2716的设备B 2710中。设备A 2704还借助于缓冲器2708、通过操作通信链接2753与在输入2712，的设备B 2710进行操作通信(OP)。同样，设备X 2720通过链接2753与设备A 2704进行操作通信。例如，在一个实施方式中，设备A2704的输出缓冲器2708可通过来自2702的控制信号调节，控制信号由2706接收，并可接着调节2708，以及2708的输出可接着通过2753传递到2710和2720。如这里所示的在716的设备B 2710具有输出、输入和设备B上的双向连接，因而可接收命令以及例如来自设备B 2710的测量。例如，输入缓冲器2712可提供阈值的测量并将其传递到块2716作为测量，该测量可接着在本地使用和/或通过链接2757作为测量被传递。链接2756通过2752传递所接收的控制通信，以及来自设备B2710的测量通信。因此，2756具有控制和测量通信。设备B 2170通过链接2754与设备N 2730进行操作通信。如所示的链接2754可来自输出缓冲器2714。缓冲器2714可与块2716通信，以及由块2716控制和/或向块2716提供测量。例如，块2716可根据从链接2752接收的控制通信来控制缓冲器2714多么快地转换(slew)信号，其可源自命令和控制2702。根据2716通过链接2756和2757传递到命令和控制2702的测量，命令和控制2702反过来又可以建立到2716的控制通信。如所述的设备X 2720通过链接2753与设备A 2704进行操作通信。如所述的设备X 2720具有测量能力，而测量通过链接2755到链接2757被传递，其反过来又与命令和控制2702通信。
图27示出在通信中的各种设备。例如，设备A、设备B、设备X和设备N都在操作通信中。设备A通过链接2753与设备B和设备X进行操作通信。设备B通过链接2754与设备N 2730进行操作通信。设备A和设备B通过链接2752进行控制通信。设备X 2720和设备B通过链接2755和2756进行测量通信。如所述的设备N 2730通过链接2754与设备B进行操作通信。注意，如所示的设备N 2730不与任何其它设备进行控制或测量通信。
应该认识到的是，对于一组设备，这些设备中的一些可在例如操作、控制和测量的不同通信子组中，且这些子组不必包括相同的设备。在图7中，在操作通信中的设备(也可考虑为一个设备的命令和控制2702除外)是设备A、设备B、设备X和设备N；在控制通信中的设备(命令和控制2702再次除外)是设备A和设备B；以及在测量通信中的设备(命令和控制2702再次除外)是设备B和设备X。
为了说明和清楚起见，如图27所示的命令和控制2702显示为从其它设备分离的实体。因此，它可被考虑为外部命令和控制，因此与设备A和设备B进行控制通信。其还与设备B、设备X进行测量通信。在其它实施方式中，如在2702中所示的命令和控制可合并到任何组中的一个或更多设备中。例如，2702的命令和控制可合并到设备A 2704中。在另一实施方式中，命令和控制2702可在设备A 2704和设备B 2170中。
为了说明，图27示出在通信中的单独的设备。本领域的技术人员应认识到，这些设备中的一些或所有可位于单个设备如集成电路(IC)上，其中，设备可被考虑为在IC上的“块”或“部件”(例如，图14示出微分放大器)。例如，参考图27，设备A2704、设备B 2170以及命令和控制2702可在单个IC上，且此IC的输出可接着通过链接2753驱动另一设备如设备X并通过链接2755接收测量，以及驱动另一设备如设备N 2730而没有接收任何测量。其它布置是可能的，其中设备可在或可不在操作、控制和测量通信中。
虽然图27的上面说明详述了控制、测量和操作通信，不是意味着每个通信都必须通过分离的链接或信道。例如，在本发明的一个实施方式中，可使用总线或串行数据链，例如在相同的通信信道上同时传递控制和测量。本领域的技术人员应认识到，可通过数据头(data header)来指定通信的类型(“控制”、“测量”等)，接着跟随数据。因此，可在相同的通信信道或链接上发送/接收多种不同类型的消息。
因此，描述了用于设备的参数调节、测试和配置的方法和装置。
图1示出网络环境100，其中可应用所述技术。网络环境100具有网络102，网络102连接S个服务器104-1到104-S以及C个客户机108-1到108-C。下面描述更多的细节。
图2是计算机系统200的结构图，其中可使用本发明的一些实施方式，且可表示系统200在图1所示的任何客户机和/或服务器以及在其它图中的设备、客户机和服务器中的使用。下面描述更多的细节。
回来参考图1，图1示出网络环境100，其中可应用所述技术。网络环境100具有网络102，网络102连接S个服务器104-1到104-S以及C个客户机108-1到108-C。如所示，形式为S个服务器104-1到104-S以及C个客户机108-1到108-C的几个计算机系统通过网络102彼此连接，网络102可为例如基于公司的网络。注意，可选地，网络102可以是或包括下列项中的一个或更多：互联网、局域网(LAN)、广域网(WAN)、卫星链接、光纤网、电缆网或这些和/或其它的组合。服务器可表示例如单独的磁盘存储系统或存储和计算资源。同样，客户机可具有计算、存储和查看能力。这里描述的方法和装置可在本质上应用于任何类型的通信装置或设备，不管是本地的还是远程的，例如LAN、WAN、系统总线等。因此，本发明可在S个服务器104-1到104-S以及C个客户机108-1到108-C找到应用。
回来参考图2，图2以结构图形式示出计算机系统200，其可表示在图1所示的任何客户机和/或服务器。该结构图是高级概念表示并可用各种方式和通过各种结构来实现。总线系统202使中央处理单元(CPU)204、只读存储器(ROM)206、随机存取存储器(RAM)208、存储器210、显示器220、音频222、键盘224、指示器226、多种输入/输出(I/O)设备228和通信系统230互相连接。总线系统202可为例如一个或更多这样的总线，例如系统总线、外设部件互连(PCI)、高级图形端口(AGP)、小型计算机系统接口(SCSI)、电气和电子工程师协会(IEEE)标准数字1394(Firewire)、通用串行总线(USB)等。CPU 204可为单个、多个或甚至分布式计算资源。存储器210可为压缩光盘(CD)、数字化多功能光盘(DVD)、硬盘(HD)、光盘、磁带、闪存、记忆棒、视频记录器等。显示器220可为例如本发明的实施方式。注意，根据计算机系统的实际实现，计算机系统可包括结构图中部件的一些、所有、更多或重新布置。例如，薄的客户机可能由没有例如传统键盘的无线手持设备组成。因此，对图2的系统的很多变化是可能的。
为了讨论和理解本发明的目的，应理解，本领域的技术人员可使用不同的术语来描述技术和方法。而且，在说明书中，为了解释的目的，阐述了很多具体细节，以便提供对本发明的彻底理解。对本领域的技术人员很明显，本发明可在没有这些具体细节的情况下实践。在一些例子中，公知的结构和设备以结构图的形式而不是详细地示出，以便避免使本发明难理解。这些实施方式被足够详细地描述以使本领域的技术人员能够实践本发明，且应理解，可利用其它实施方式，以及可进行逻辑、机械、电子和其它改变，而不偏离本发明的范围。
说明书的一些部分可根据表示对例如计算机存储器和/或逻辑电路中的数据比特的操作的算法和符号来介绍。这些算法描述和表示是被本领域的技术人员使用来最有效地将其工作的实质传递到本领域的其它技术人员的方法。算法在这里且一般被考虑为导致期望结果的行为的自相容的序列。这些行为是需要物理量的物理操作的行为。通常，虽然不是必须，这些量采取能够被存储、传输、合并、比较和另外操纵的电或磁信号的形式。主要为了普遍使用的原因，将这些信号称为比特、值、单元、符号、字符、项、数字等有时证明是方便的。
然而应牢记，所有这些和类似的术语应与适当的物理量相关联，并且仅仅是应用于这些量的方便的标记。除非另外特别指出，如根据本讨论很明显，应认识到，在整个说明书中，利用术语如“处理”或“用计算机计算”或“计算”或“确定”或“显示”等的讨论可指计算机系统或类似的电子计算设备的行为和过程，其将表示为在计算机系统寄存器和存储器内的物理(电子)量的数据操作和转换成类似地表示为在计算机系统寄存器和存储器或其它这样的信息存储、传输或显示设备内的物理量的其它数据。
进一步地，根据本发明的任何方法可通过可编程的逻辑或通过任何硬件和软件的组合在硬布线电路中实现。
在这里用于执行操作的装置可实现本发明。该装置可为了需要的目的而特别构造，或它可包括选择性地由存储在计算机中的计算机程序启动或重新配置的通用计算机。这样的计算机程序可存储在计算机可读存储介质中，例如但不限于任何类型的磁盘，包括软盘、硬盘、光盘、只读存储器压缩光盘(CD-ROM)以及磁-光盘、只读存储器(ROM)、随机存取存储器(RAM)、电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存、磁卡或光卡等，或适合于将电子指令存储在本地计算机或远程计算机的任何类型的媒介。
这里介绍的算法和显示器不固有地涉及任何特定的计算机或其它装置。根据这里的教导，各种通用系统可与程序一起使用，或构造更专用的装置来执行要求的方法可证明是方便的。例如，根据本发明的任何方法可通过对通用处理器编程、或通过硬件和软件的任何组合在硬布线电路中实现。本领域的技术人员将立即认识到，本发明可用除了所述结构以外的计算机系统结构实践，包括手持设备、微处理器系统、基于微处理器的或可编程的消费者电子设备、数字信号处理(DSP)设备、机顶盒(set top box)、网络PC、小型计算机、大型计算机等。本发明也可在由远程处理设备执行任务的分布式计算环境中实践，所述远程处理设备通过通信网络链接。
本发明的方法可使用计算机软件来实现。如果用符合认可的标准的程序设计语言编写，则设计成实现所述方法的指令的顺序可被编译，用于在各种硬件平台上执行或用于各种操作系统的接口。此外，没有参考任何特定的程序设计语言来描述本发明。应认识到，各种程序设计语言可用于实现本发明的教导，如这里所述的。而且，当采取行动或造成结果时，以一种形式或另一种(例如，程序、进程、应用程序、驱动器...)提及软件在本领域中是普遍的。这样的表达方式仅仅是陈述通过计算机执行软件使计算机的处理器执行行动或产生结果的一种简略的方式。
应理解，不同术语和技术被在本领域中有丰富知识的人员使用来描述通信、协议、应用、实现、机制等。一种这样的技术是依据算法或数学表达式的技术的实现的描述。也就是说，虽然本技术例如可实现为在计算机上执行代码，但该技术的表达方式可更适当和简洁地作为公式、算法或数学表达式来传输和通信。因此，本领域的技术人员应认识到，将A+B＝C表示为以硬件和/或软件实现的加法函数的模块采用两个输入(A和B)并产生一个总合输出(C)。因此，公式、算法或数学表达式作为说明的使用应被理解为具有至少以硬件和/或软件形式的物理实施方式(例如计算机系统，其中可将本发明的技术实践以及实现为实施方式)。
机器可读介质被理解为包括用于以机器(例如计算机)可读的形式存储或传输信息的任何机制。例如，机器可读介质包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光存储介质、闪存设备、所传播的信号的电、光、声或其它形式(例如，载波、红外信号、数字信号等)等。
如在本说明书中使用的，“一个实施方式”或“实施方式”或类似的短语意味着描述的特征包括在本发明的至少一个实施方式中。提到本说明书中的“一个实施方式”并非必须指相同的实施方式；然而，这样的实施方式也不是相互排斥的。“一个实施方式”也不意味着仅仅有本发明的单个实施方式。例如，在“一个实施方式”中描述的特征、结构、行为等也可包括在其它实施方式中。因此，本发明可包括这里所述的实施方式的各种组合和/或结合。
因此，描述了用于设备的参数调节、测试和配置的方法和装置。

Claims (25)

1.一种方法，包括：
连接一个或更多设备，以使它们处于操作通信中；
连接所述一个或更多设备的第一子集，以使它们处于控制通信中；
连接所述一个或更多设备的第二子集，以使它们处于测量通信中；
从在所述一个或更多设备的所述第二子集中的一个或更多设备接收一个或更多消息；
将一个或更多消息传输到在所述一个或更多设备的所述第一子集中的一个或更多设备；以及
根据所述一个或更多所传输的消息调节在所述一个或更多设备的所述第一子集中的所述一个或更多设备的操作。
2.如权利要求1所述的方法，其中所述连接经由从由下列项组成的组中选择的拓扑：点到点、点到多点、总线式、菊花链式和有向无环图。
3.如权利要求1所述的方法，其中所述接收是连续地接收，以及所述传输是连续地传输。
4.如权利要求1所述的方法，其中所述调节操作是调节从由下列项组成的组中选择的参数：信号边缘布置、信号相位、信号频率、信号定时、信号延迟、信号上升时间、信号下降时间、信号输出驱动、信号的输出压摆率、输出驱动电平、电压输出高位、电压输出低位、输入阈值、输入阈值电压高位、输入阈值电压低位、信号的终止、输出阻抗、输入阻抗、地弹、过冲、下冲、电流、温度、信号传输的极性、比特率、偏移、抖动、输入偏移量、输出偏移量、设备状态，以及操作模式。
5.如权利要求4所述的方法，其中所述信号是时钟。
6.如权利要求1所述的方法，其中所述接收一个或更多消息是接收关于从由下列项组成的组中选择的参数的信息：信号边缘布置、信号相位、信号频率、信号定时、信号延迟、信号上升时间、信号下降时间、信号输出驱动、信号压摆率、输出驱动电平、电压输出高位、电压输出低位、输入阈值、输入阈值电压高位、输入阈值电压低位、输出阻抗、输入阻抗、地弹、过冲、下冲、电流、温度、功率消耗、定时、设备状态、操作模式、通过，和失败。
7.如权利要求6所述的方法，其中所述接收一个或更多消息是在串行数据链控制器接收一个或更多消息。
8.如权利要求4所述的方法，其中所述传输一个或更多消息是将一个或更多消息传输到串行数据链设备。
9.如权利要求1所述的方法，其中所述操作通信是在所述连接的一个或更多设备的正常操作期间的数据通信。
10.如权利要求1所述的方法，其中所述控制通信用于所述调节操作。
11.如权利要求1所述的方法，其中所述测量通信用在所述接收一个或更多消息中。
12.如权利要求1所述的方法，其中所述接收和所述传输在公共链接上通信。
13.如权利要求1所述的方法，其中所述第一子集和所述第二子集处于从由相同的子集、不同的子集和重叠的子集组成的组中选择的关系中。
14.一种装置，包括：
串行数据链控制器，其具有链输出和链输入；
第一个设备，其具有输出、寄存器、链输入以及链输出，所述寄存器具有输入和输出，所述链输入被耦合以接收所述串行数据链控制器链输出，所述寄存器输入与所述链输入通信，所述寄存器输出与所述第一设备输出通信；
一个或更多相邻接的设备，每个都具有输出、具有输入和输出的寄存器、链输入以及链输出，每个连续的相邻接设备链输入被耦合以接收在前的相邻接设备链输出，每个相邻接的设备寄存器输入与所述相邻接设备链输入通信，所述相邻接设备寄存器输出与所述相邻接设备输出通信；
最后的设备，其具有寄存器、链输入和链输出，所述寄存器具有输入和输出，所述链输入被耦合以接收最后一个相邻接设备链输出，所述最后的设备链输出被耦合到所述串行数据链控制器输入，所述寄存器输出与所述最后的设备输出通信。
15.如权利要求14所述的装置，其中所述串行链控制器进一步包括通信输入和通信输出。
16.如权利要求15所述的装置，进一步包括具有输入和输出的外部接口，所述输入被耦合以接收所述通信输出，以及所述输出被耦合到所述通信输入。
17.如权利要求16所述的装置，其中所述串行数据链控制器将命令传递到一个或更多所述设备(所述第一个设备、所述一个或更多相邻接的设备、所述最后的设备)的寄存器，以影响所述相应的设备的输出。
18.如权利要求16所述的装置，其中所述串行数据链控制器从一个或更多所述设备(所述第一个设备、所述一个或更多相邻接的设备、所述最后的设备)接收测量，以指示关于所述相应的设备的输出的信息。
19.一种装置，包括：
用于连接一个或更多设备以使它们处于操作通信中的装置；
用于连接所述一个或更多设备的第一子集以使它们处于控制通信中的装置；
用于将一个或更多消息传输到在所述一个或更多设备的所述第一子集中的一个或更多设备的装置；以及
用于根据所述一个或更多所传输的消息调节在所述一个或更多设备的所述第一子集中的所述一个或更多设备的操作的装置。
20.如权利要求19所述的装置，进一步包括：
用于连接所述一个或更多设备的第二子集以使它们处于测量通信中的装置；
用于从在所述一个或更多设备的所述第二子集中的一个或更多设备接收一个或更多测量通信消息的装置；以及
用于根据所述一个或更多所接收的测量通信消息调节在所述一个或更多设备的所述第一子集中的所述一个或更多设备的操作的装置。
21.如权利要求20所述的装置，其中所述一个或更多设备的所述调节操作是从由下列项组成的组中选择的设备参数：信号边缘布置、信号相位、信号频率、信号定时、信号延迟、信号上升时间、信号下降时间、信号输出驱动、信号压摆率、输出驱动电平、电压输出高位、电压输出低位、输入阈值、输入阈值电压高位、输入阈值电压低位、输出阻抗、输入阻抗、地弹、过冲、下冲、电流、温度、功率消耗、时间、设备状态以及操作模式。
22.一种装置，包括：
用于连接在集成电路(IC)上的一个或更多部件以使它们处于操作通信中的装置；
用于连接所述一个或更多部件的第一子集以使它们处于控制通信中的装置；
用于将一个或更多消息传输到在所述一个或更多设备的所述第一子集中的一个或更多设备的装置；以及
用于根据所述一个或更多所传输的消息调节在所述一个或更多设备的所述第一子集中的所述一个或更多设备的操作的装置。
23.如权利要求22所述的装置，其中用于调节操作的所述装置是用于调节从由下列项组成的组中选择的参数的装置：信号边缘布置、信号相位、信号频率、信号定时、信号延迟、信号上升时间、信号下降时间、信号输出驱动、信号的输出压摆率、输出驱动电平、电压输出高位、电压输出低位、输入阈值、输入阈值电压高位、输入阈值电压低位、信号的终止、输出阻抗、输入阻抗、地弹、过冲、下冲、电流、温度、信号传输的极性、比特率、偏移、抖动、输入偏移量、输出偏移量、设备状态，以及操作模式。
24.如权利要求22所述的装置，其中用于接收一个或更多消息的所述装置是用于接收关于从由下列项组成的组中选择的参数的信息的装置：信号边缘布置、信号相位、信号频率、信号定时、信号延迟、信号上升时间、信号下降时间、信号输出驱动、信号压摆率、输出驱动电平、电压输出高位、电压输出低位、输入阈值、输入阈值电压高位、输入阈值电压低位、输出阻抗、输入阻抗、地弹、过冲、下冲、电流、温度、功率消耗、定时、设备状态、操作模式、通过，和失败。
25.如权利要求22所述的装置，其中所述第一子集和所述第二子集处于从由相同的子集、不同的子集和重叠的子集组成的组中选择的关系中。
CN2006800334877A 2005-07-12 2006-07-12 用于参数调节、测试和配置的方法和装置 Expired - Fee Related CN101553737B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US69832005P 2005-07-12 2005-07-12
US60/698,320 2005-07-12
US11/395,602 US20070016835A1 (en) 2005-07-12 2006-03-31 Method and apparatus for parameter adjustment, testing, and configuration
US11/395,602 2006-03-31
PCT/US2006/027014 WO2007008961A2 (en) 2005-07-12 2006-07-12 Method and apparatus for parameter adjustment, testing, and configuration

Publications (2)

Publication Number Publication Date
CN101553737A true CN101553737A (zh) 2009-10-07
CN101553737B CN101553737B (zh) 2012-05-23

Family

ID=37637925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800334877A Expired - Fee Related CN101553737B (zh) 2005-07-12 2006-07-12 用于参数调节、测试和配置的方法和装置

Country Status (4)

Country Link
US (2) US20070016835A1 (zh)
EP (1) EP1913409A4 (zh)
CN (1) CN101553737B (zh)
WO (1) WO2007008961A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103605647A (zh) * 2012-07-06 2014-02-26 辉达公司 用于测试设备参数的系统、方法和计算机程序产品
CN103684436A (zh) * 2012-09-10 2014-03-26 国际商业机器公司 锁相环电路和使用锁相环来生成时钟信号的方法
CN109239514A (zh) * 2018-08-03 2019-01-18 重庆川仪自动化股份有限公司 一种液位计传感器短路、开路检测电路
WO2021174980A1 (zh) * 2020-03-04 2021-09-10 广州明珞装备股份有限公司 一种维修任务分配方法、系统、装置及存储介质
CN114594342A (zh) * 2022-03-21 2022-06-07 国网安徽省电力有限公司电力科学研究院 一种配电网接地故障判决输入波形一致性处理方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7647467B1 (en) * 2006-05-25 2010-01-12 Nvidia Corporation Tuning DRAM I/O parameters on the fly
US20080031576A1 (en) * 2006-08-04 2008-02-07 Hudgins Clay E Embedded parametric monitoring of optoelectronic modules
US8186891B2 (en) * 2006-08-04 2012-05-29 Emcore Corporation Embedded parametric monitoring of optoelectronic modules
US7949907B2 (en) * 2006-10-03 2011-05-24 Wipro Limited Method and device for data communication
US7671602B1 (en) * 2007-01-24 2010-03-02 Integrated Device Technology, Inc. Method and apparatus for cross-point detection
US20090140774A1 (en) * 2007-12-03 2009-06-04 Jeff Kotowski System and method for communicating data among chained circuits
US7760008B2 (en) * 2008-10-28 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Digital trimming in a microelectronic device
US9461930B2 (en) 2009-04-27 2016-10-04 Intel Corporation Modifying data streams without reordering in a multi-thread, multi-flow network processor
US8683221B2 (en) * 2010-05-18 2014-03-25 Lsi Corporation Configurable memory encryption with constant pipeline delay in a multi-core processor
US8405402B2 (en) * 2009-05-20 2013-03-26 Apple Inc. Systems and methods for adjusting signaling properties based on cable attributes
US8566495B2 (en) * 2009-11-06 2013-10-22 Qualcomm Incorporated Systems, methods and apparatus for data communication
US8578222B2 (en) * 2011-02-17 2013-11-05 Qualcomm Incorporated SerDes power throttling as a function of detected error rate
US8417114B1 (en) 2011-11-18 2013-04-09 Level 3 Communications, Llc Apparatus, system and method for network monitoring
US11012153B2 (en) * 2011-11-18 2021-05-18 Level 3 Communications, Llc Optical test device and systems
US20140229644A1 (en) * 2013-02-12 2014-08-14 Haran Thanigasalam Method, apparatus, system for including interrupt functionality in sensor interconnects
CN103631723B (zh) * 2013-11-29 2017-02-01 中国电子科技集团公司第四十七研究所 调节电路及电路调节方法
US20150276839A1 (en) * 2014-04-01 2015-10-01 Qualcomm Incorporated Worst case jitter prediction method using step response
US9407574B2 (en) * 2014-04-17 2016-08-02 Adva Optical Networking Se Using SerDes loopbacks for low latency functional modes with full monitoring capability
US9281810B2 (en) 2014-05-13 2016-03-08 Qualcomm Incorporated Current mode logic circuit with multiple frequency modes
US9536031B2 (en) * 2014-07-14 2017-01-03 Mediatek Inc. Replacement method for scan cell of integrated circuit, skewable scan cell and integrated circuit
US10097313B2 (en) * 2016-08-02 2018-10-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Backchannel protocol for link training and adaptation
US10169140B2 (en) 2016-10-18 2019-01-01 International Business Machines Corporation Loading a phase-locked loop (PLL) configuration using flash memory
US10419005B2 (en) * 2016-12-14 2019-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-locked-loop architecture
CN115932373B (zh) * 2022-11-22 2023-10-20 南方电网数字电网研究院有限公司 电压测量探头、单相线路和三相线路电压测量方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646299A (en) 1983-08-01 1987-02-24 Fairchild Semiconductor Corporation Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
US4868552A (en) 1986-08-25 1989-09-19 Rohde & Schwartz-Polarad Apparatus and method for monochrome/multicolor display of superimposed images
US4868522A (en) * 1988-12-13 1989-09-19 Gazelle Microcircuits, Inc. Clock signal distribution device
US5319680A (en) * 1991-09-03 1994-06-07 The Whitaker Corporation Phase locked loop synchronization system for use in data communications
US5230013A (en) * 1992-04-06 1993-07-20 Motorola, Inc. PLL-based precision phase shifting at CMOS levels
US5487093A (en) * 1994-05-26 1996-01-23 Texas Instruments Incorporated Autoranging digital analog phase locked loop
US5592493A (en) * 1994-09-13 1997-01-07 Motorola Inc. Serial scan chain architecture for a data processing system and method of operation
US5696468A (en) * 1996-02-29 1997-12-09 Qualcomm Incorporated Method and apparatus for autocalibrating the center frequency of a voltage controlled oscillator of a phase locked loop
US5757240A (en) * 1996-07-01 1998-05-26 International Business Machines Corporation Low gain voltage-controlled oscillator
US5918194A (en) * 1996-08-01 1999-06-29 Keithley Instruments, Inc. Integrated modular measurement system having configurable firmware architecture and modular mechanical parts
US5793778A (en) * 1997-04-11 1998-08-11 National Semiconductor Corporation Method and apparatus for testing analog and digital circuitry within a larger circuit
US6043717A (en) * 1998-09-22 2000-03-28 Intel Corporation Signal synchronization and frequency synthesis system configurable as PLL or DLL
DE69925747T2 (de) * 1998-10-30 2006-04-27 Broadcom Corp., Irvine Internet-gigabit-ethernet-sender-architektur
US6393081B1 (en) * 1998-11-25 2002-05-21 Texas Instruments Incorporated Plural circuit selection using role reversing control inputs
JP2000174616A (ja) * 1998-12-04 2000-06-23 Fujitsu Ltd 半導体集積回路
JP2000357951A (ja) * 1999-06-15 2000-12-26 Mitsubishi Electric Corp 遅延回路、クロック生成回路及び位相同期回路
US6643787B1 (en) * 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
KR100350481B1 (ko) * 1999-12-30 2002-08-28 삼성전자 주식회사 비동기 이동통신시스템에서 동기 이동통신시스템으로의핸드오프 수행장치 및 방법
US6823031B1 (en) * 2000-01-20 2004-11-23 Wavtrace, Inc. Automated frequency compensation for remote synchronization
US6314034B1 (en) * 2000-04-14 2001-11-06 Advantest Corp. Application specific event based semiconductor memory test system
US6993095B2 (en) * 2001-03-15 2006-01-31 Texas Instruments Incorporated Phase-locked loop initialization via curve-fitting
US6424229B1 (en) * 2001-06-04 2002-07-23 Ericsson Inc. Tunable voltage controlled oscillator circuit having aided acquisition and methods for operating the same
US6856203B2 (en) * 2002-01-31 2005-02-15 Stmicroelectronics Pvt. Ltd. Phase lock loop with controllable lock time
US7123046B2 (en) * 2002-02-13 2006-10-17 Micron Technology, Inc Apparatus for adaptively adjusting a data receiver
US6825785B1 (en) * 2002-02-28 2004-11-30 Silicon Laboratories, Inc. Digital expander apparatus and method for generating multiple analog control signals particularly useful for controlling a sub-varactor array of a voltage controlled oscillator
JP2003318732A (ja) * 2002-04-26 2003-11-07 Hitachi Ltd 通信用半導体集積回路および無線通信システム
US6812691B2 (en) * 2002-07-12 2004-11-02 Formfactor, Inc. Compensation for test signal degradation due to DUT fault
US20050134336A1 (en) * 2002-10-31 2005-06-23 Goldblatt Jeremy M. Adjustable-bias VCO
JP2004173177A (ja) * 2002-11-22 2004-06-17 Nec Corp Ｐｌｌ回路
GB0301956D0 (en) * 2003-01-28 2003-02-26 Analog Devices Inc Scan controller and integrated circuit including such a controller
US7233183B1 (en) * 2003-02-27 2007-06-19 Cypress Semiconductor Corporation Wide frequency range DLL with dynamically determined VCDL/VCO operational states
FR2859329A1 (fr) * 2003-09-02 2005-03-04 St Microelectronics Sa Procede et dispositif de traitement du decalage frequentiel de la frequence porteuse d'un signal module avec une modulation monoporteuse continue en quadrature
US7424348B2 (en) * 2004-06-28 2008-09-09 Micrel, Incorporated System and method for monitoring serially-connected devices
US7148758B1 (en) * 2004-08-13 2006-12-12 Xilinx, Inc. Integrated circuit with digitally controlled phase-locked loop
US6985096B1 (en) * 2004-08-17 2006-01-10 Xilinx, Inc. Bimodal serial to parallel converter with bitslip controller
US7681063B2 (en) * 2005-03-30 2010-03-16 Infineon Technologies Ag Clock data recovery circuit with circuit loop disablement
US7265634B2 (en) * 2005-06-17 2007-09-04 Kabushiki Kaisha Toshiba System and method for phase-locked loop initialization
US7388442B2 (en) * 2005-06-18 2008-06-17 Agere Systems Inc. Digitally controlled oscillator for reduced power over process variations

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103605647A (zh) * 2012-07-06 2014-02-26 辉达公司 用于测试设备参数的系统、方法和计算机程序产品
CN103684436A (zh) * 2012-09-10 2014-03-26 国际商业机器公司 锁相环电路和使用锁相环来生成时钟信号的方法
CN103684436B (zh) * 2012-09-10 2017-04-12 国际商业机器公司 锁相环电路和使用锁相环来生成时钟信号的方法
CN109239514A (zh) * 2018-08-03 2019-01-18 重庆川仪自动化股份有限公司 一种液位计传感器短路、开路检测电路
CN109239514B (zh) * 2018-08-03 2021-02-09 重庆川仪自动化股份有限公司 一种液位计传感器短路、开路检测电路
WO2021174980A1 (zh) * 2020-03-04 2021-09-10 广州明珞装备股份有限公司 一种维修任务分配方法、系统、装置及存储介质
CN114594342A (zh) * 2022-03-21 2022-06-07 国网安徽省电力有限公司电力科学研究院 一种配电网接地故障判决输入波形一致性处理方法

Also Published As

Publication number Publication date
WO2007008961A3 (en) 2009-04-16
US20070016835A1 (en) 2007-01-18
CN101553737B (zh) 2012-05-23
WO2007008961A2 (en) 2007-01-18
EP1913409A2 (en) 2008-04-23
US8265219B1 (en) 2012-09-11
EP1913409A4 (en) 2010-11-17

Similar Documents

Publication Publication Date Title
CN101553737B (zh) 用于参数调节、测试和配置的方法和装置
US8692561B2 (en) Implementing chip to chip calibration within a TSV stack
KR102373541B1 (ko) 반도체 장치, 스택 반도체 장치 및 이의 테스트 방법
US20200371972A1 (en) Integrated circuit i/o integrity and degradation monitoring
CN101044411B (zh) 用于高清晰度多媒体接口集成电路的自测电路
US20120112786A1 (en) Micro-granular delay testing of configurable ics
US7017068B2 (en) Adaptive clock skew in a variably loaded memory bus
EP1805912A2 (en) Transceiver based loop back initiation
CN101471142A (zh) 半导体集成电路器件及其测试方法
CN101808460A (zh) 用于pcb的布线方法及pcb
US11293977B2 (en) Die-to-die connectivity monitoring
US20080175343A1 (en) Phase adjusting function evaluating method, transmission margin measuring method, information processing apparatus, program and computer readable information recording medium
CN103077731B (zh) 校正装置与校正方法
US20070245040A1 (en) Data storing
US10732219B2 (en) Apparatus and method for testing semiconductor device and system comprising the same
WO2002091005A2 (en) Differential receiver architecture
US11815551B1 (en) Die-to-die connectivity monitoring using a clocked receiver
CN102707707A (zh) 一种微波控制器件的测试系统及测试方法
JP2000048053A (ja) タイミング解析方法
CN102385912B (zh) 进行采样相位设定的主控制器、半导体装置以及方法
US7375561B2 (en) Timing adjustment circuit and method thereof
CN1937485B (zh) 一种高速信号相位控制方法和装置
CN108664066B (zh) 一种芯片及其电压调节方法
CN220105586U (zh) 多通道高速dac板卡同步控制装置及设备
US20240038602A1 (en) Die-to-die connectivity monitoring with a clocked receiver

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523