CA1284841C - Dispositif interdisant le fonctionnement d'un ensemble electronique apres une coupure de son alimentation - Google Patents
Dispositif interdisant le fonctionnement d'un ensemble electronique apres une coupure de son alimentationInfo
- Publication number
- CA1284841C CA1284841C CA000541768A CA541768A CA1284841C CA 1284841 C CA1284841 C CA 1284841C CA 000541768 A CA000541768 A CA 000541768A CA 541768 A CA541768 A CA 541768A CA 1284841 C CA1284841 C CA 1284841C
- Authority
- CA
- Canada
- Prior art keywords
- signal
- output
- instant
- power
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/36—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using electronic wallets or electronic money safes
- G06Q20/367—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using electronic wallets or electronic money safes involving electronic purses or money safes
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B13/00—Taximeters
- G07B13/02—Details; Accessories
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
- G07C9/00—Individual registration on entry or exit
- G07C9/20—Individual registration on entry or exit involving the use of a pass
- G07C9/29—Individual registration on entry or exit involving the use of a pass the pass containing active electronic elements, e.g. smartcards
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1025—Identification of user by a PIN code
- G07F7/1083—Counting of PIN attempts
Abstract
L'invention concerne un dispositif de sécurité (1) interdisant l'exécution d'au moins une fonction d'un ensemble électronique (2) après une première coupure de son alimentation électrique même en cas de remise sous tension d'alimentation. Ce dispositif comporte un premier moyen (8) ne fonctionnant qu'une seule fois au cours d'une durée débutant à l'instant (T0) d'une première mise sous tension par l'alimentation (3), et finissant avant l'instant (T2) d'une première coupure de cette alimentation, et un deuxième moyen (10) relié au premier moyen et fournissant un signal d'inhibition ayant un premier niveau autorisant le fonctionnement dudit ensemble, depuis l'instant (T0) de la première mise sous tension, jusqu'à l'instant (T2) de la première coupure, ce signal d'inhibition ayant un deuxième niveau interdisant l'exécution de ladite fonction à partir de l'instant (T2) de la première coupure, ce signal d'inhibition conservant ce deuxième niveau même en cas de remise sous tension. Application notamment aux cartes de crédit électroniques. Figure 1.
Description
~2~ 4~L
DISposITIF DE SEcuRITE-IN
ENsE~BLE-ELEcTRoNIQuE-ApREs-uNE-pREMIERE-coupy~E DE S0N
ALIMENTATION_ELECTRIouE
La pr~sente invention COnGerne un dispositi~ de s~curite interd;sant l'ex~cution d'au moins une fonction d'un ensemble electronique apr~s une premi~re coupure d~ son alimentation ~lectrique.
Ce dispositif s'applique plus particulierement ~ des ensembles electroniques ;ntegres à sem;-conducteurs, comportant des composants volatils pour le stockage de données ou de programmes, ou pour le traitement des signaux ou des informations, tels que par exemple des cartes de credit microprocesseurs intégr~s. Ces ensembles peuvent aussi ~tre constitu~s au mo;ns part;ellement par des compteurs num~riques ou comporter des horloges ~ quart~.
Les ensembles electron;ques qui comportent des ~émoires volat;les (Memoires RAM par exemple), ont pour ;nconv~n;ent de perdre toutes les informations contenues dans ces memo;res~ en l'ebsence de source d'alimentation electrique. C'est le cas par exemple des cartes de credit de type electron;que qu; comportent un microprocesseur integr~ associe notamment a des m~moires de ce type.
On rencontre le même inconvenient dans des ensembles ~lectroniques plus conventionnels tels que les compteurs mentionnés pius ha~t ~ui, en dehors dv dispositif d'affichage numer;que, sont constitués sous ~orme de circuits integr~s dont les principaux composants sont des bascules. L'~tat d'origine de ces composants ~ la mise sous tension est toujours le même gr~ce la remise à ~ero qui est effectuee lorsque de tels compteurs sont remis sous tension.
Dans un ensemble électronique in~egre, tel qu'une carte de credit a ~icroprocesseur et ~ ~emoire volatile~ il peut 8tre n~cessaire, pour des raisons de s~curit~, notamment lorsque la pile ou la bat$erie qui alimente l'ensemble est contenue dans la SP 3~94 ~C
~848a~
carte, d'interdire toute remise en fonctionnement de la carte, lorcque la piLe ou la batterie qui alimente l'ensemble ~lectronique int~gré contenu dans cette carte a eté retirée (ef~ectuant ainsi une coupure de l'alimentation électrique), puis remise en pLace, de maniere à remettre sous tension cet ensemble électron;que integré. En effet, lorsque la carte est util;sée par exemple pour e~fectuer un retra;t de billets à partir d'un terminal bancaire distributeur, il est nécessaire pour que ce retrait so;t autorisé par le système de tra;tement rel;é à ce term;nal, que le détenteur de la carte fasse connaStre tout d'abord son code d'accès personnel. Generalement, la carte cont;ent un compteur integré qui mémor;se le nombre de tentatives effectu~es par le détenteur de la carte, pour indiquer au term;nal, son code personnel d'accès. Le nombre de tentatives d'introduction de code d'acces est limité de facon prédéterminée, de sorte qu'après un nombre predéterminé de tentatives infructueuses, la carte est retenue par le term;nal pu;sque le compteur a atteint le nombre prédetermine à ne pas dépasser. Le détenteur ainsi fruste de la carte doit intervenir auprès de la banque pour la récuperer.
Dans le cas où le détenteur de la carte est un fraudeur qui, par exemple, ne connaissant pas le code d'acces exact, souhaiterait effectuer un grand nombre de tentatives success;ves pour retrouver le code d'accès, sans que le compteur ne joue son role securitaire, il lui serait poss;ble de retirer ou déconnecter la batterie ou la pile d'alimentation de l'ensemble electronique de la carte pour que la coupure d'alimentation provoque une remise à zero automatique du compteur. Cette remise à zéro etant effectuee, il suffit au fraudeur de replacer la pile pour alimenter à nouveau l'ensemble electronique de la carte et pour acceder cette fois avec succ~s aux mémoires internesy puisque le code d'accès aura été remis dans l'etat initial connu ; la pile peut etre à nouveau retiree avant que le nombre prédetermine de tentatives fixe ~ ne pas dépasser et qui est enregitré par le compteur, ne soit atteint, et ainsi de su;te.
~L2~
On voit qu'il est important dans ce cas de prevoir un dispositif de sécurite in~erdisant l'exécution d'une ou plusieurs fonctions, ou meme le fonctionnement total de l'ensemble electronique porté par la carte, apres toute première coupure de l'al;mentat;on de cet ensemble electronique.
Un autre exemple où le role d'un tel disposit;f ~e s~curité peut être ;mportant, est par exemple celui d'un compteur électron;que ;ntegr~ qui enregistre les distances parcourues par un véhicule. Un fraudeur peut ~tre tente, si l'al;mentat;on de ce compteur est autonome et intégree au compteur, de couper cette al;mentation pour provoquer ainsi une remise à zero du compteur.
La remise sous tension du compteur permee ensuite à ce fraudeur de repartir sur des ;nd;cat;ons de d;stances parcourues, beaucoup plus avantageuses, notamment lorsqu';l souhaite revendre son véh;cule~
Un autre exemple d'ensemble électron;que pour lequel il est souhaitable de faire ;ntervenir un d;sposit;f de sécurité
interdisant le fonctionnement d'un ensemble electronique est celui d'un ensemble comportant une horloge à quartz dont le fonctionnement n'est plus assuré, dès que la source electrique d'al;mentat;on interne dev;ent défaillante. En effet, dans ce cas, la base de temps f;xée par l'horloge à quartz se derègle à
l'insu de l'ut;l;saeeur de l'ensemble electron;que et cec; peut avoir des conséquences tres importantes s'il s'agit par exemple d'un ensemble electronique fournissant des mesures étalons. Il est ue;le dans ce cas, d'interd;re le fonctionnement de l'ensemble s; l'al;mentat;on de l'horLoge a ~té coupée pu;s remise en place afin que l'ut;lisateur so;t prévenu d'une telle coupure et qu';l procède à un r~étalonnage.
On ne conna~t pas actuellement de dispositifs de sécurité f;able de structure s;mple, peu cooeeux~ et qui permet d'interdire le fonctionnement d'une ou plusieurs fanctions d'un ensemble ~(ectronique~ ou même le ~onctionnement de cet ensemble~
après une prem;ère coupure de son alimentation~ puis une remise sous tens;on de cet en~emb(e.
- ~8~84~
L';n~ention a pour but de r~méd;er a ce manque et notamment de r~alîser un dispositif de s~cur;t~ interdisant ~lexécution d'au moins une fonction d'un ensemble ~lectronique, après une prem;ère coupure de son alimentation ~lectr;que, puis une remise sous tension d'alimentation, ce dispositif etant fiable, de structure simple, peu coûteux et pr~sentant un tr~s haut degre de securité.
L'invention a pour objet un dispositif de sécurité
interdisant l'exécution d'au mo;ns une fonction d'un ensemble electronique après une prem;ère coupure de son alimentation électrique par une rem;se sous tension d'alimentation, caract~r;sé en ce qu';l comporte :
- un prem;er moyen ne fonctionnant qu'une seule fois au cours d'une duree débutant à l'instant d'une première mise sous tension par l'alimentation, et fourn;ssant avant l'instant d'une prem;ere coupure de cette alimentation, ce premier moyen fournissant sur une sortie au cours de cette duree~ un signal caracter;st;que du fonctionnement de ce prem;er moyen ;
- un deuxième moyen dont une entrée est reliee à la sortie du premier moyen pour mémoriser le signal caracteristique depuis l'instant de la premiere mise sous tension jusqu'à
l';nstant d'une premiere coupure, ce deuxieme moyen étant relié
par une sortie à l'ensemble électronique fournissant sur cette sortie, un signal d'inhibition ayant un premier niveau autorisant le fonct;onnement dud;t ensemble, depuis l'instant de la première m;se sous tens;on, jusqu'à l';nstant de la prem;ère coupure, ce s;gnal d'inh;bition ayant un deuxième niveau ;nterd;sant l'exécut;on de lad;te fonct;on à partir de l'instant de la prem;ere coupure, ce signal d'inhibit;on conservant ce deuxième niveau même en cas de remise sous tens;on.
Selon une autre caracter;st;que, le prem;er moyen est un circuit ~ composants stat;ques, l'un de ces composants étant detruit à La ~;n de lad;te duree, par des moyens ;nternes ou externes à ce circuit.
Selon une àutre caracteristique, le deuxièmè moyen SP 329~ DC
1;284~
comporte un c;rcu;t de memor;sat;on dudit signal caracteristique, rel;e au premier moyen et un c;rcuit d';nhib;t;on relié au circuit de memorisation et au premier moyen et fournissant led;t signal d'inhibition sur une sortie.
Selon une autre caracteristique, le disposit;f comprend en outre un moyen de d~verrouillage de l'interd;ction d'execut;on de Lad;te fonction, ce moyen de d~verrouillage ayant une sort;e rel;ee à l'entrée du deuxieme moyen, ce moyen de d~verrouillage fournissant un s;gnal de sortie présentant ledit premier niveau lorsqu'après une remise sous tension de l'appare;l après une coupure ;l est souhaitable de permettre l'exécution de ladite fonction, ce moyen de déverrouillage comprenant au moins une entrée pour recevoir un signal codé, à la réception duquel le s;gnal de sortie de ce moyen de déverrouillage présente ledit premier niveau.
Selon une autre caract~rist;que, le circuit de memor;sation est une bascule de type ma~tre-esclave.
Selon une autre caractér;stique, le circuit de mémor;sat;on comprend une ou plusieurs mémoires volatiles.
Selon une autre caracter;stique, le composant détruit à
la f;n de ladite durée est un composant detruit par un rayonnement laser.
Selon une autre caractéristique, le composant détru;t à
la fin de ladite duree est un composant détruit par une sur;ntensite du courant qu; le traverse.
; Selon une autre caracter;st;que, le composant détruit à
la fin de ladite durèe est un composant detruit par action mécanique.
Selon une autre caractéristique, l'alimentation de l'appareil et du dispos;tif est une pile ou une batterie.
Selon une autre caracter;stique, l'appa~eil est une carte 3 microcircu;ts, l'un de ces microcircuits ~tant constitue par une ou plus;eurs memo;res volatiles.
Selon une autre caractér;stique, au moins l'une des memo;res volatiles ' de l'appareil constitue le c;rcuit de ' ~.2~484~
mémorisation du deux;~me ~oyen.
En~in, se~on une autre c~ra~teristique, la pile ou la batterie est portee par la ~arte.
Les caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnee en reférence aux dessins annexés dans lesquels :
- la figure 1 représente schematiquement un dispositif de securite conforme à l'inventiorl, - la figure 2 est un organigramme des s;gnaux essent;els ;ntervenant dans le fonctionnement de ce dispos;tif de sécurité.
Le dispositif de securité 1 représenté schematiquement sur la figure 1, permet d'interd;re l'ex~cut;on d'au moins une fonction d'un ensemble electron;que 2, après une prem;ere coupure de son alimentation électr;que 3, pu;s une remise sous tension d'aLimentat;on. L'ensemble électronique 2 représenté en exemple sur cette figure peut être par exemple un m;croprocesseur ;ntégre 4, associé à une memoire vive 5 (memoire RAM), ainsi qw'a une memo;re morte 6. Dans cet exemple d'appl;cation du dispositif de securité, on suppose que l'ensemble electron;que 2 est par exemple une carte de credit, et que l'ensemble electron;que 2 ainsi que le dispositif de securité 1, sont ;ntegres et contenus dans la carte. On suppose aussi que l'alimentation ~lectrique 3 qu; peut ~tre une pile ou une batter;e, est elle auss; contenue dans la carte ou portee par celle-c;.
Il est bien evident que l'ensemble électron;que 2 peut être un ensemble tres d;fferent tel qu'un compteur de distance, un appareil de mesures commande par une horloge, ...~etc. Dans le cas où l'ensemble électronique 2 est une carte de crédit par exemple, on a represent~ en 7 le bus d'entrée-sortie qui permet au microprocesseur 4 de cette carte, de communiquer avec un term;nal bancaire.
Le d;spositif de securité 1 comprend un premier moyen 8 ne fonctionnant qu'une seule fois au cours dlune dur~e debutan~ à
l'instant d'une prem;ère mise sous tension par l'aLimentat;on 3, ~28a~i341 .
et finissant avant l';nstant d'une prem;~re coupure de cette alimentat;on. Ce pre~ier moyen fournit sur une sortie 9, au cours de cette durée, comme on le verra plus lo;n en d~ta;l, un s;gnal caract~r;st;que de son ~onct;onne~ent.
Le dispos;tif 1 comprend aussi un deuxième moyen 10 relie ~ la sort;e du prem;er moyen 8, pour mémor;ser le s;gnal caracter;stique fourni par ce premier moyen, depu;s l'instant de la pre~ière mise sous tens;on d'alimentation 3~ jusqu'à l'instant d'une première coupure. Ce deuxième moyen fournit sur une sortie 17~ comme on le verra plus loin en detail, un signal d'inhibition ayant un prem;er niveau depuis l'instant de la premiere m;se sous tension jusqu'à l';nstant de la première coupure. Ce s;ynal d'inh;bition pr~sente un deuxième niveau ~ partir de l'instant de la première coupure et conserve ce deux;~me n;veau, meme en cas de remise sous tension de l'ensemble electron;que et du dispos;tif de securite 1, par l'alimentation 3. Le signal d'inh;bition, lorsqu'il est au premier niveau, autor;se le fonct;onnement -de- l'ensemble ~Lectronique, ce s;gnal interd;t l'execut;on d'au moins une fonction de cet ense~ble, lorsqu'il est au deux;ème niveau.
Dans un autre mode de realisation du d;spos;t;~ de l'invention, celui-ci comprend en outre un moyen 14 de déverrou;llage de l'interdict;on dlexécu~ion d'au moins une fonct;on de l'ensemble electrcn;que 2 lorsque le signal d'inhibition est au deuxi~me niveau. Ce moyen de déverrouillage a une sortie 15 qui est rel;ee à l'entrée du deuxieme moyen 10. IL
fournit, comme on le verra plus loin en detail~ un signal de sortie présentant un premier niveau, lorsqu'apr~s une remise sous tens;on de l'appare;l, faisant su;te ~ une coupure, ;l est souhaitable de lever l'interdict;on d'execut;on de la ~onction cons;deree. Ce moyen de deverrouillage comporte au moins une entree ~6 qui permet de recevoir un signaL codé, à la r~ception duquel le signal de sortie de ce moyen de d~verrou;llage pr~sente le niveau du signaL caracteristique avant une premiere coupure, ce qui permet ainsi'à l'ensembLe eLectronique de ~onctionner a 34~
nouveau, sans ;nhib;tion dlune ou plusieurs de ses fonctions. Le mo~en 14 peut ~tre const;tu~ par le m;croprocesseur 4 lui-m~me.
recevant le s;gnal cod~ par l'intermed;aire du circuit d'interface 7. Dans ce cas, le miçroprocesseur 7 peut posseder une sortie spécifique reli~e d;rectement à la sort;e 15. Le prenier moyen 8 peut 8tre const;tue par un circuit de commutation utilisant un transistor T de type MOS, dont la griile et le drain sont par exemple relies respectivement à la sortie de la source d'alimentation 3, par des r~sisances R1, R2 ; La source du transistor T est reliee à une masse de référence M
par une r~sistance R3 et constitue la sortie 9 du premier moyen 8.
Le deuxieme moyen 10 comprend un circu;t de memor;sat;on 91, const;tue par exemple par une bascuLe de type R-S, command~e par le s;gnal de sort;e du premier moyen et reliée à
l'alimentation 3. Ce signal est memoris~ par le c;rcuit de memorisation. Dans le cas ou l'ensemble ~lectronique dont on veut inhiber l'.execution d'au moins l'une des fonctions, ou la totalit~ du ~onctionnement après une premi~re coupure de l'alimentation 3, est un microprocesseur associe à des memoires, le circuit de m~morisation 11 peut ~tre ~ventuellement constitu~
par une ou plusieurs cellules de la memoire 5 du m;croprocesseur 4 (m~mo;re RAM).
Le deuxi~me moyen comprend aussi un circuit d'inhibition 12, relie au circuit de m~rorisation 11 e~ a la sortie 9 du premier moyen 8. Ce circuit d'inhibition comporte une porte NOR 19 dont les entrees sont reli~es respectivement a la sort;e 9 du prem;er moyen et à la sort;e 13 du cirru;t de ~morisat;on 11. La sort;e de cette porte est reliee ~ un in~erseur 18 dont la sortie const;tue la sortie 17 de ce circuit d'inhibit;on et la sortie du deux;eme moyen 10. Cette sortie fournit le signal d'inhibition mentionn~ plus haut. Ce signal peut interdire l'exérution d'au moins une ~onction de l~ensemble ~ electronique, mais il peut aussi ;nterdire tout fonctionnement de cet ensemble, par exemple en 2g;ssant sur un dispositif de 84~ ~
com~utat;on qui coupe l'alimentation de tout l'ensemble, même si après une coupure, cette alimentation a et~ remise en place.
Le fonctionnement du dispositif va maintenant être decrit de man;~re plus d~ta;llée en reférence à la f;gure 2.
Cette f;gure represente en (a) les var;at;ons de niveau de la tension de sort;e de la source d'alimentation 3, au cours du temps t, en (b) le signal appara;ssant sur la sortie 9 du premier moyen, en (c) le s;gnal sur la sort;e 17 du deuxième moyen 10, ou sur la sortie 13 du c;rcu;t de memorisation 11.
La prem;~re mise sous tension du d;spos;tif 1 et de l'ensemble electronique 2 par l'alimentation 3, apparaft sur le d;agramme (a) ~ l'instant To. Cette mise sous tension finit à
l'instant T d'une prem;ère coupure. Cette prem;ère coupure peut être provoquee par exemple, dans le cas d'une carte de credit a microprocesseur, par l'enlèvement de la pile ou de la batterie 3.
Le prem;er moyen 8 ne fonct;onne que pendant une durée qu; débute, comme le montre le diagramme (b), a l'instant To de la premiere mise sous tension par l'al;mentation 3, et fin;t ~ un instant T1 avant l'instant T2 d'une première coupure de l'alimentation. Le premier moyen 8 fournit sur sa sortie 9, au cours de cette duree T1-T , un signal caractéristique de fonctionnement de ce premier moyen, tel que cela apparait sur le diagramme (b). En fait, le signal sur la sortie 9 du premier moyen 8 est a un premier niveau (niveau log;que 1 par exemple) pendant la dur~e T1-T , tandis que ce signal est ~ un deuxième niveau (niveau logique O) en dehors de la duree T -T .
Le premier moyen 8, comme indiqué plus haut~ est un circu;t de commutation qui ne comporte que des composants statiques. Pour faire cesser le fonctionnement de ce circuit l'instant T , l'un des composants de ce circuit peut être detru;t cet instant. Cette destruction peut ~tre interne ou externe au circuit du premier moyen. La destruction externe peut ~tre effectuee par exemple9 en soumettant la r~sistance R2 ~ un rayonnement laser, ou en soumettant cette r~sistance ~ une ac~ion mecanique qui la detruit (coupure par exemple) avant que la carte SP 32~4 DC
~;
- ~2~34~34~
ne soit delivree à son porteur final. La destruction par des moyens internes au,circuit peut être provoquee par exemple par une surintensité provoquant une dissi-pa,tion thermique, entralnant la rupture de la liaison entre le drain du transistor T et la resistance R2. Ce qui dans l'un et l'autre cas relie definitivement la sortie 9 à la masse du circuit.
. . .
~ A l'instant To, le deuxième moyen 10 et notamment le circu;t de mémorisation 11, memorise le signal raractérist;que fourni par le premier moyen, ~usqu'a l'instant T2 d'une première coupure. Ce deuxieme moyen fournit sur sa sortie 17, entre l'instant To de la première mise sous tension et l'instant T2 de la première coupure, un signal d'inhibition tel que representé
sur le diagramme (c). Ce signal presente un premier niveau (n;veau log;que 1) entre les ;nstants To et T2, tandis qu'il presente un deuxième niveau (niveau logique ~), à partir de l'instant T de la première coupure. A partir de l'instant T2 correspondant ~ une prem;ère coupure, par exemple parce que la batterie ou la p;le 3 a ete retiree, le signal de sortie du deux;eme moyen 10 conserve son deuxième niveau (n;~eau logique O), meme si a l'instant T3 (diagramme (a)), la pile ou la batter;e 3 est remise en place, provoquant ainsi une remise sous tension du dispositif 1 et de l'ensemble eLectronique 2.
Le circu;t d'inh;bition 12 qui comporte une porte NOR
suivie d'un inverseur ~ournit sur sa sortie 17 un signal tel que représenté sur le diagramme (c). Ce signal est au premier niveau (niveau logique 1) entre l'instant To de la premiere mise sous - tension, et l'instant T2 de la première coupure. Ce signal reste au deuxième niveau (niveau logique O) meme si à l'instant T3 la p;le ou la batter;e 3 qui alimente le d;spositif et l'ensemble électroni~ue 2, est remise en place. Il en résulte qu'entre les instants To et T2 le circuit d';nhibition 12 qui est relie à
l'ensemble ~lectronique, fournit un signal qui autorise le fonctionnement de l'ensemble ~lectronique ?~ A partir de l'instant T , le c;rcuit d'inhibition ~ournit un signal de commande qu; est au deu~ième niveau, interdisant l'execut;on d'au moins l'une des fonctions de cet ensemble ou de la totalite de SP 329~ DC
~2~84~
ses fonct;ons. Cette interdiction demeure même s; après cette pre~ière coupure La batterie ou la p;le 3 est remise en place à
l'instant T3.
Le s;gnal fourn; par le c;rcu;t d';nh;b;tion 12 est le même que celu; qu; est fourn; psr le circuit de memorisation 11.
Le c;rcu;t dl;nh;b;t;on 12 est en fa;t un c;rcu;t d';nterface entre le d;spos;t;f de s~cur;te et l'ensemble electron;que.
Dans le cas d'une carte de credit à microprocesseur, le s;gnal d'inh;b;tion de niveau logique 0~ fourni par le circu;t d'inh;bit;on 12 après toute coupure de l'alimentation 3, peut interdire par exemple tout fonctionnement de l'ensemble 2 ou simplement certaines fonctions essent;elles de cet ensemble qui font qu'il devient ;nut;lisable par un fraudeur.
Dans le cas d'un compteur de distance sur un vehicule, le dispositif de securité interd;t par exemple le redemarrage de ce compteur si la pile ou la ba~terie qui l'alimente 3 a etè
ret;ree ou déconnectée. Il est ainsi poss;ble de constater qu'une fraude a eté commise.
Dans le cas d'un ensemble electron;que fonctionnant à
part;r d';mpuls;ons d'horloge, le dispositif permet d';nterd;re le redémarrage de l'horloge lorsque l'alimentation de celle-ci a eté retirée ou déconnectee.
~ ans l'autre mode de réalisation le moyen de deverrouillage 14 de L'interdiction d'execution d'une ou plusieurs fonctions de l'ensemble électronique 2 est relie à
l'entrée du deuxième moyen 10 de memorisation et à l'alimentation 3. Ce moyen de déverrou;llage fourn;t sur une sortie 15, un s;gnal de deverrou;llage qu; peut être appliqué après une première coupure pu;s une rem;se sous tension du d;spositif et de l'ensemble electronique à l'entrée du deuxième moyen de memor;sation 10. Ce signal de déverrouillage est equivalen~ au s;gnal caracteristique fourni par le premier moyen 8. Ce signal de deverrou;llage do;t b;en entendu résulter de l'appl;cat;on sur l'entree 16 du moyen de d~verrou;llage, d'un s;gnal code qu;
provoque l'appar;t;on sur la sort;e 15, du s;gnal de ~ 2 ~3~8~L
déverrouillage présentant le premier niveau (niveau logique 1).
Le signaL codé peut ~tre appliqué par des moyens appropries par un opérateur non fraudeur qu; souhaite remettre en fonctionnement l'ensemble électron;que 2~ apres qu'une ou plus;eurs des fonct;ons de cet ensemble a;ent été ;nhibees par le d;spos;t;f à la suite d'une coupure de l'al;mentation 3.
DISposITIF DE SEcuRITE-IN
ENsE~BLE-ELEcTRoNIQuE-ApREs-uNE-pREMIERE-coupy~E DE S0N
ALIMENTATION_ELECTRIouE
La pr~sente invention COnGerne un dispositi~ de s~curite interd;sant l'ex~cution d'au moins une fonction d'un ensemble electronique apr~s une premi~re coupure d~ son alimentation ~lectrique.
Ce dispositif s'applique plus particulierement ~ des ensembles electroniques ;ntegres à sem;-conducteurs, comportant des composants volatils pour le stockage de données ou de programmes, ou pour le traitement des signaux ou des informations, tels que par exemple des cartes de credit microprocesseurs intégr~s. Ces ensembles peuvent aussi ~tre constitu~s au mo;ns part;ellement par des compteurs num~riques ou comporter des horloges ~ quart~.
Les ensembles electron;ques qui comportent des ~émoires volat;les (Memoires RAM par exemple), ont pour ;nconv~n;ent de perdre toutes les informations contenues dans ces memo;res~ en l'ebsence de source d'alimentation electrique. C'est le cas par exemple des cartes de credit de type electron;que qu; comportent un microprocesseur integr~ associe notamment a des m~moires de ce type.
On rencontre le même inconvenient dans des ensembles ~lectroniques plus conventionnels tels que les compteurs mentionnés pius ha~t ~ui, en dehors dv dispositif d'affichage numer;que, sont constitués sous ~orme de circuits integr~s dont les principaux composants sont des bascules. L'~tat d'origine de ces composants ~ la mise sous tension est toujours le même gr~ce la remise à ~ero qui est effectuee lorsque de tels compteurs sont remis sous tension.
Dans un ensemble électronique in~egre, tel qu'une carte de credit a ~icroprocesseur et ~ ~emoire volatile~ il peut 8tre n~cessaire, pour des raisons de s~curit~, notamment lorsque la pile ou la bat$erie qui alimente l'ensemble est contenue dans la SP 3~94 ~C
~848a~
carte, d'interdire toute remise en fonctionnement de la carte, lorcque la piLe ou la batterie qui alimente l'ensemble ~lectronique int~gré contenu dans cette carte a eté retirée (ef~ectuant ainsi une coupure de l'alimentation électrique), puis remise en pLace, de maniere à remettre sous tension cet ensemble électron;que integré. En effet, lorsque la carte est util;sée par exemple pour e~fectuer un retra;t de billets à partir d'un terminal bancaire distributeur, il est nécessaire pour que ce retrait so;t autorisé par le système de tra;tement rel;é à ce term;nal, que le détenteur de la carte fasse connaStre tout d'abord son code d'accès personnel. Generalement, la carte cont;ent un compteur integré qui mémor;se le nombre de tentatives effectu~es par le détenteur de la carte, pour indiquer au term;nal, son code personnel d'accès. Le nombre de tentatives d'introduction de code d'acces est limité de facon prédéterminée, de sorte qu'après un nombre predéterminé de tentatives infructueuses, la carte est retenue par le term;nal pu;sque le compteur a atteint le nombre prédetermine à ne pas dépasser. Le détenteur ainsi fruste de la carte doit intervenir auprès de la banque pour la récuperer.
Dans le cas où le détenteur de la carte est un fraudeur qui, par exemple, ne connaissant pas le code d'acces exact, souhaiterait effectuer un grand nombre de tentatives success;ves pour retrouver le code d'accès, sans que le compteur ne joue son role securitaire, il lui serait poss;ble de retirer ou déconnecter la batterie ou la pile d'alimentation de l'ensemble electronique de la carte pour que la coupure d'alimentation provoque une remise à zero automatique du compteur. Cette remise à zéro etant effectuee, il suffit au fraudeur de replacer la pile pour alimenter à nouveau l'ensemble electronique de la carte et pour acceder cette fois avec succ~s aux mémoires internesy puisque le code d'accès aura été remis dans l'etat initial connu ; la pile peut etre à nouveau retiree avant que le nombre prédetermine de tentatives fixe ~ ne pas dépasser et qui est enregitré par le compteur, ne soit atteint, et ainsi de su;te.
~L2~
On voit qu'il est important dans ce cas de prevoir un dispositif de sécurite in~erdisant l'exécution d'une ou plusieurs fonctions, ou meme le fonctionnement total de l'ensemble electronique porté par la carte, apres toute première coupure de l'al;mentat;on de cet ensemble electronique.
Un autre exemple où le role d'un tel disposit;f ~e s~curité peut être ;mportant, est par exemple celui d'un compteur électron;que ;ntegr~ qui enregistre les distances parcourues par un véhicule. Un fraudeur peut ~tre tente, si l'al;mentat;on de ce compteur est autonome et intégree au compteur, de couper cette al;mentation pour provoquer ainsi une remise à zero du compteur.
La remise sous tension du compteur permee ensuite à ce fraudeur de repartir sur des ;nd;cat;ons de d;stances parcourues, beaucoup plus avantageuses, notamment lorsqu';l souhaite revendre son véh;cule~
Un autre exemple d'ensemble électron;que pour lequel il est souhaitable de faire ;ntervenir un d;sposit;f de sécurité
interdisant le fonctionnement d'un ensemble electronique est celui d'un ensemble comportant une horloge à quartz dont le fonctionnement n'est plus assuré, dès que la source electrique d'al;mentat;on interne dev;ent défaillante. En effet, dans ce cas, la base de temps f;xée par l'horloge à quartz se derègle à
l'insu de l'ut;l;saeeur de l'ensemble electron;que et cec; peut avoir des conséquences tres importantes s'il s'agit par exemple d'un ensemble electronique fournissant des mesures étalons. Il est ue;le dans ce cas, d'interd;re le fonctionnement de l'ensemble s; l'al;mentat;on de l'horLoge a ~té coupée pu;s remise en place afin que l'ut;lisateur so;t prévenu d'une telle coupure et qu';l procède à un r~étalonnage.
On ne conna~t pas actuellement de dispositifs de sécurité f;able de structure s;mple, peu cooeeux~ et qui permet d'interdire le fonctionnement d'une ou plusieurs fanctions d'un ensemble ~(ectronique~ ou même le ~onctionnement de cet ensemble~
après une prem;ère coupure de son alimentation~ puis une remise sous tens;on de cet en~emb(e.
- ~8~84~
L';n~ention a pour but de r~méd;er a ce manque et notamment de r~alîser un dispositif de s~cur;t~ interdisant ~lexécution d'au moins une fonction d'un ensemble ~lectronique, après une prem;ère coupure de son alimentation ~lectr;que, puis une remise sous tension d'alimentation, ce dispositif etant fiable, de structure simple, peu coûteux et pr~sentant un tr~s haut degre de securité.
L'invention a pour objet un dispositif de sécurité
interdisant l'exécution d'au mo;ns une fonction d'un ensemble electronique après une prem;ère coupure de son alimentation électrique par une rem;se sous tension d'alimentation, caract~r;sé en ce qu';l comporte :
- un prem;er moyen ne fonctionnant qu'une seule fois au cours d'une duree débutant à l'instant d'une première mise sous tension par l'alimentation, et fourn;ssant avant l'instant d'une prem;ere coupure de cette alimentation, ce premier moyen fournissant sur une sortie au cours de cette duree~ un signal caracter;st;que du fonctionnement de ce prem;er moyen ;
- un deuxième moyen dont une entrée est reliee à la sortie du premier moyen pour mémoriser le signal caracteristique depuis l'instant de la premiere mise sous tension jusqu'à
l';nstant d'une premiere coupure, ce deuxieme moyen étant relié
par une sortie à l'ensemble électronique fournissant sur cette sortie, un signal d'inhibition ayant un premier niveau autorisant le fonct;onnement dud;t ensemble, depuis l'instant de la première m;se sous tens;on, jusqu'à l';nstant de la prem;ère coupure, ce s;gnal d'inh;bition ayant un deuxième niveau ;nterd;sant l'exécut;on de lad;te fonct;on à partir de l'instant de la prem;ere coupure, ce signal d'inhibit;on conservant ce deuxième niveau même en cas de remise sous tens;on.
Selon une autre caracter;st;que, le prem;er moyen est un circuit ~ composants stat;ques, l'un de ces composants étant detruit à La ~;n de lad;te duree, par des moyens ;nternes ou externes à ce circuit.
Selon une àutre caracteristique, le deuxièmè moyen SP 329~ DC
1;284~
comporte un c;rcu;t de memor;sat;on dudit signal caracteristique, rel;e au premier moyen et un c;rcuit d';nhib;t;on relié au circuit de memorisation et au premier moyen et fournissant led;t signal d'inhibition sur une sortie.
Selon une autre caracteristique, le disposit;f comprend en outre un moyen de d~verrouillage de l'interd;ction d'execut;on de Lad;te fonction, ce moyen de d~verrouillage ayant une sort;e rel;ee à l'entrée du deuxieme moyen, ce moyen de d~verrouillage fournissant un s;gnal de sortie présentant ledit premier niveau lorsqu'après une remise sous tension de l'appare;l après une coupure ;l est souhaitable de permettre l'exécution de ladite fonction, ce moyen de déverrouillage comprenant au moins une entrée pour recevoir un signal codé, à la réception duquel le s;gnal de sortie de ce moyen de déverrouillage présente ledit premier niveau.
Selon une autre caract~rist;que, le circuit de memor;sation est une bascule de type ma~tre-esclave.
Selon une autre caractér;stique, le circuit de mémor;sat;on comprend une ou plusieurs mémoires volatiles.
Selon une autre caracter;stique, le composant détruit à
la f;n de ladite durée est un composant detruit par un rayonnement laser.
Selon une autre caractéristique, le composant détru;t à
la fin de ladite duree est un composant détruit par une sur;ntensite du courant qu; le traverse.
; Selon une autre caracter;st;que, le composant détruit à
la fin de ladite durèe est un composant detruit par action mécanique.
Selon une autre caractéristique, l'alimentation de l'appareil et du dispos;tif est une pile ou une batterie.
Selon une autre caracter;stique, l'appa~eil est une carte 3 microcircu;ts, l'un de ces microcircuits ~tant constitue par une ou plus;eurs memo;res volatiles.
Selon une autre caractér;stique, au moins l'une des memo;res volatiles ' de l'appareil constitue le c;rcuit de ' ~.2~484~
mémorisation du deux;~me ~oyen.
En~in, se~on une autre c~ra~teristique, la pile ou la batterie est portee par la ~arte.
Les caractéristiques et avantages de l'invention ressortiront mieux de la description qui va suivre, donnee en reférence aux dessins annexés dans lesquels :
- la figure 1 représente schematiquement un dispositif de securite conforme à l'inventiorl, - la figure 2 est un organigramme des s;gnaux essent;els ;ntervenant dans le fonctionnement de ce dispos;tif de sécurité.
Le dispositif de securité 1 représenté schematiquement sur la figure 1, permet d'interd;re l'ex~cut;on d'au moins une fonction d'un ensemble electron;que 2, après une prem;ere coupure de son alimentation électr;que 3, pu;s une remise sous tension d'aLimentat;on. L'ensemble électronique 2 représenté en exemple sur cette figure peut être par exemple un m;croprocesseur ;ntégre 4, associé à une memoire vive 5 (memoire RAM), ainsi qw'a une memo;re morte 6. Dans cet exemple d'appl;cation du dispositif de securité, on suppose que l'ensemble electron;que 2 est par exemple une carte de credit, et que l'ensemble electron;que 2 ainsi que le dispositif de securité 1, sont ;ntegres et contenus dans la carte. On suppose aussi que l'alimentation ~lectrique 3 qu; peut ~tre une pile ou une batter;e, est elle auss; contenue dans la carte ou portee par celle-c;.
Il est bien evident que l'ensemble électron;que 2 peut être un ensemble tres d;fferent tel qu'un compteur de distance, un appareil de mesures commande par une horloge, ...~etc. Dans le cas où l'ensemble électronique 2 est une carte de crédit par exemple, on a represent~ en 7 le bus d'entrée-sortie qui permet au microprocesseur 4 de cette carte, de communiquer avec un term;nal bancaire.
Le d;spositif de securité 1 comprend un premier moyen 8 ne fonctionnant qu'une seule fois au cours dlune dur~e debutan~ à
l'instant d'une prem;ère mise sous tension par l'aLimentat;on 3, ~28a~i341 .
et finissant avant l';nstant d'une prem;~re coupure de cette alimentat;on. Ce pre~ier moyen fournit sur une sortie 9, au cours de cette durée, comme on le verra plus lo;n en d~ta;l, un s;gnal caract~r;st;que de son ~onct;onne~ent.
Le dispos;tif 1 comprend aussi un deuxième moyen 10 relie ~ la sort;e du prem;er moyen 8, pour mémor;ser le s;gnal caracter;stique fourni par ce premier moyen, depu;s l'instant de la pre~ière mise sous tens;on d'alimentation 3~ jusqu'à l'instant d'une première coupure. Ce deuxième moyen fournit sur une sortie 17~ comme on le verra plus loin en detail, un signal d'inhibition ayant un prem;er niveau depuis l'instant de la premiere m;se sous tension jusqu'à l';nstant de la première coupure. Ce s;ynal d'inh;bition pr~sente un deuxième niveau ~ partir de l'instant de la première coupure et conserve ce deux;~me n;veau, meme en cas de remise sous tension de l'ensemble electron;que et du dispos;tif de securite 1, par l'alimentation 3. Le signal d'inh;bition, lorsqu'il est au premier niveau, autor;se le fonct;onnement -de- l'ensemble ~Lectronique, ce s;gnal interd;t l'execut;on d'au moins une fonction de cet ense~ble, lorsqu'il est au deux;ème niveau.
Dans un autre mode de realisation du d;spos;t;~ de l'invention, celui-ci comprend en outre un moyen 14 de déverrou;llage de l'interdict;on dlexécu~ion d'au moins une fonct;on de l'ensemble electrcn;que 2 lorsque le signal d'inhibition est au deuxi~me niveau. Ce moyen de déverrouillage a une sortie 15 qui est rel;ee à l'entrée du deuxieme moyen 10. IL
fournit, comme on le verra plus loin en detail~ un signal de sortie présentant un premier niveau, lorsqu'apr~s une remise sous tens;on de l'appare;l, faisant su;te ~ une coupure, ;l est souhaitable de lever l'interdict;on d'execut;on de la ~onction cons;deree. Ce moyen de deverrouillage comporte au moins une entree ~6 qui permet de recevoir un signaL codé, à la r~ception duquel le signal de sortie de ce moyen de d~verrou;llage pr~sente le niveau du signaL caracteristique avant une premiere coupure, ce qui permet ainsi'à l'ensembLe eLectronique de ~onctionner a 34~
nouveau, sans ;nhib;tion dlune ou plusieurs de ses fonctions. Le mo~en 14 peut ~tre const;tu~ par le m;croprocesseur 4 lui-m~me.
recevant le s;gnal cod~ par l'intermed;aire du circuit d'interface 7. Dans ce cas, le miçroprocesseur 7 peut posseder une sortie spécifique reli~e d;rectement à la sort;e 15. Le prenier moyen 8 peut 8tre const;tue par un circuit de commutation utilisant un transistor T de type MOS, dont la griile et le drain sont par exemple relies respectivement à la sortie de la source d'alimentation 3, par des r~sisances R1, R2 ; La source du transistor T est reliee à une masse de référence M
par une r~sistance R3 et constitue la sortie 9 du premier moyen 8.
Le deuxieme moyen 10 comprend un circu;t de memor;sat;on 91, const;tue par exemple par une bascuLe de type R-S, command~e par le s;gnal de sort;e du premier moyen et reliée à
l'alimentation 3. Ce signal est memoris~ par le c;rcuit de memorisation. Dans le cas ou l'ensemble ~lectronique dont on veut inhiber l'.execution d'au moins l'une des fonctions, ou la totalit~ du ~onctionnement après une premi~re coupure de l'alimentation 3, est un microprocesseur associe à des memoires, le circuit de m~morisation 11 peut ~tre ~ventuellement constitu~
par une ou plusieurs cellules de la memoire 5 du m;croprocesseur 4 (m~mo;re RAM).
Le deuxi~me moyen comprend aussi un circuit d'inhibition 12, relie au circuit de m~rorisation 11 e~ a la sortie 9 du premier moyen 8. Ce circuit d'inhibition comporte une porte NOR 19 dont les entrees sont reli~es respectivement a la sort;e 9 du prem;er moyen et à la sort;e 13 du cirru;t de ~morisat;on 11. La sort;e de cette porte est reliee ~ un in~erseur 18 dont la sortie const;tue la sortie 17 de ce circuit d'inhibit;on et la sortie du deux;eme moyen 10. Cette sortie fournit le signal d'inhibition mentionn~ plus haut. Ce signal peut interdire l'exérution d'au moins une ~onction de l~ensemble ~ electronique, mais il peut aussi ;nterdire tout fonctionnement de cet ensemble, par exemple en 2g;ssant sur un dispositif de 84~ ~
com~utat;on qui coupe l'alimentation de tout l'ensemble, même si après une coupure, cette alimentation a et~ remise en place.
Le fonctionnement du dispositif va maintenant être decrit de man;~re plus d~ta;llée en reférence à la f;gure 2.
Cette f;gure represente en (a) les var;at;ons de niveau de la tension de sort;e de la source d'alimentation 3, au cours du temps t, en (b) le signal appara;ssant sur la sortie 9 du premier moyen, en (c) le s;gnal sur la sort;e 17 du deuxième moyen 10, ou sur la sortie 13 du c;rcu;t de memorisation 11.
La prem;~re mise sous tension du d;spos;tif 1 et de l'ensemble electronique 2 par l'alimentation 3, apparaft sur le d;agramme (a) ~ l'instant To. Cette mise sous tension finit à
l'instant T d'une prem;ère coupure. Cette prem;ère coupure peut être provoquee par exemple, dans le cas d'une carte de credit a microprocesseur, par l'enlèvement de la pile ou de la batterie 3.
Le prem;er moyen 8 ne fonct;onne que pendant une durée qu; débute, comme le montre le diagramme (b), a l'instant To de la premiere mise sous tension par l'al;mentation 3, et fin;t ~ un instant T1 avant l'instant T2 d'une première coupure de l'alimentation. Le premier moyen 8 fournit sur sa sortie 9, au cours de cette duree T1-T , un signal caractéristique de fonctionnement de ce premier moyen, tel que cela apparait sur le diagramme (b). En fait, le signal sur la sortie 9 du premier moyen 8 est a un premier niveau (niveau log;que 1 par exemple) pendant la dur~e T1-T , tandis que ce signal est ~ un deuxième niveau (niveau logique O) en dehors de la duree T -T .
Le premier moyen 8, comme indiqué plus haut~ est un circu;t de commutation qui ne comporte que des composants statiques. Pour faire cesser le fonctionnement de ce circuit l'instant T , l'un des composants de ce circuit peut être detru;t cet instant. Cette destruction peut ~tre interne ou externe au circuit du premier moyen. La destruction externe peut ~tre effectuee par exemple9 en soumettant la r~sistance R2 ~ un rayonnement laser, ou en soumettant cette r~sistance ~ une ac~ion mecanique qui la detruit (coupure par exemple) avant que la carte SP 32~4 DC
~;
- ~2~34~34~
ne soit delivree à son porteur final. La destruction par des moyens internes au,circuit peut être provoquee par exemple par une surintensité provoquant une dissi-pa,tion thermique, entralnant la rupture de la liaison entre le drain du transistor T et la resistance R2. Ce qui dans l'un et l'autre cas relie definitivement la sortie 9 à la masse du circuit.
. . .
~ A l'instant To, le deuxième moyen 10 et notamment le circu;t de mémorisation 11, memorise le signal raractérist;que fourni par le premier moyen, ~usqu'a l'instant T2 d'une première coupure. Ce deuxieme moyen fournit sur sa sortie 17, entre l'instant To de la première mise sous tension et l'instant T2 de la première coupure, un signal d'inhibition tel que representé
sur le diagramme (c). Ce signal presente un premier niveau (n;veau log;que 1) entre les ;nstants To et T2, tandis qu'il presente un deuxième niveau (niveau logique ~), à partir de l'instant T de la première coupure. A partir de l'instant T2 correspondant ~ une prem;ère coupure, par exemple parce que la batterie ou la p;le 3 a ete retiree, le signal de sortie du deux;eme moyen 10 conserve son deuxième niveau (n;~eau logique O), meme si a l'instant T3 (diagramme (a)), la pile ou la batter;e 3 est remise en place, provoquant ainsi une remise sous tension du dispositif 1 et de l'ensemble eLectronique 2.
Le circu;t d'inh;bition 12 qui comporte une porte NOR
suivie d'un inverseur ~ournit sur sa sortie 17 un signal tel que représenté sur le diagramme (c). Ce signal est au premier niveau (niveau logique 1) entre l'instant To de la premiere mise sous - tension, et l'instant T2 de la première coupure. Ce signal reste au deuxième niveau (niveau logique O) meme si à l'instant T3 la p;le ou la batter;e 3 qui alimente le d;spositif et l'ensemble électroni~ue 2, est remise en place. Il en résulte qu'entre les instants To et T2 le circuit d';nhibition 12 qui est relie à
l'ensemble ~lectronique, fournit un signal qui autorise le fonctionnement de l'ensemble ~lectronique ?~ A partir de l'instant T , le c;rcuit d'inhibition ~ournit un signal de commande qu; est au deu~ième niveau, interdisant l'execut;on d'au moins l'une des fonctions de cet ensemble ou de la totalite de SP 329~ DC
~2~84~
ses fonct;ons. Cette interdiction demeure même s; après cette pre~ière coupure La batterie ou la p;le 3 est remise en place à
l'instant T3.
Le s;gnal fourn; par le c;rcu;t d';nh;b;tion 12 est le même que celu; qu; est fourn; psr le circuit de memorisation 11.
Le c;rcu;t dl;nh;b;t;on 12 est en fa;t un c;rcu;t d';nterface entre le d;spos;t;f de s~cur;te et l'ensemble electron;que.
Dans le cas d'une carte de credit à microprocesseur, le s;gnal d'inh;b;tion de niveau logique 0~ fourni par le circu;t d'inh;bit;on 12 après toute coupure de l'alimentation 3, peut interdire par exemple tout fonctionnement de l'ensemble 2 ou simplement certaines fonctions essent;elles de cet ensemble qui font qu'il devient ;nut;lisable par un fraudeur.
Dans le cas d'un compteur de distance sur un vehicule, le dispositif de securité interd;t par exemple le redemarrage de ce compteur si la pile ou la ba~terie qui l'alimente 3 a etè
ret;ree ou déconnectée. Il est ainsi poss;ble de constater qu'une fraude a eté commise.
Dans le cas d'un ensemble electron;que fonctionnant à
part;r d';mpuls;ons d'horloge, le dispositif permet d';nterd;re le redémarrage de l'horloge lorsque l'alimentation de celle-ci a eté retirée ou déconnectee.
~ ans l'autre mode de réalisation le moyen de deverrouillage 14 de L'interdiction d'execution d'une ou plusieurs fonctions de l'ensemble électronique 2 est relie à
l'entrée du deuxième moyen 10 de memorisation et à l'alimentation 3. Ce moyen de déverrou;llage fourn;t sur une sortie 15, un s;gnal de deverrou;llage qu; peut être appliqué après une première coupure pu;s une rem;se sous tension du d;spositif et de l'ensemble electronique à l'entrée du deuxième moyen de memor;sation 10. Ce signal de déverrouillage est equivalen~ au s;gnal caracteristique fourni par le premier moyen 8. Ce signal de deverrou;llage do;t b;en entendu résulter de l'appl;cat;on sur l'entree 16 du moyen de d~verrou;llage, d'un s;gnal code qu;
provoque l'appar;t;on sur la sort;e 15, du s;gnal de ~ 2 ~3~8~L
déverrouillage présentant le premier niveau (niveau logique 1).
Le signaL codé peut ~tre appliqué par des moyens appropries par un opérateur non fraudeur qu; souhaite remettre en fonctionnement l'ensemble électron;que 2~ apres qu'une ou plus;eurs des fonct;ons de cet ensemble a;ent été ;nhibees par le d;spos;t;f à la suite d'une coupure de l'al;mentation 3.
Claims (13)
1. Dispositif de sécurité interdisant l'exécution d'au moins une fonction d'un ensemble électronique après une première coupure de son alimentation électique même en cas de remise sous tension d'alimentation, caractérisé en ce qu'il comporte:
- un premier moyen ne fonctionnant qu'une seule fois au cours d'une durée débutant à un instant (T0) d'une première mise sous tension par l'alimentation, et finissant avant un instant (T2) d'une première coupure de cette alimentation, ce premier moyen fournissant sur une sortie au cours de cette durée, un signal caractéristique du fonctionnement de ce premier moyen;
- un deuxième moyen dont une entrée est reliée à la sortie du premier moyen pour mémoriser le signal caractéristique depuis l'instant (T0) de la première mise sous tension jusqu'à l'instant (T2) d'une première coupure, ce deuxième moyen étant relié par une sortie à l'ensemble électronique et fournissant sur cette sortie, un signal d'inhibition ayant un premier niveau autorisant le fonctionnement dudit ensemble, depuis l'instant (T0) de la première mise sous tension, jusqu'à
l'instant (T2) de la première coupure, ce signal d'inhibition ayant un deuxième niveau interdisant l'exécution de ladite fonction à partir de l'instant (T2) de la première coupure, ce signal d'inhibition conservant ce deuxième niveau même en cas de remise sous tension.
- un premier moyen ne fonctionnant qu'une seule fois au cours d'une durée débutant à un instant (T0) d'une première mise sous tension par l'alimentation, et finissant avant un instant (T2) d'une première coupure de cette alimentation, ce premier moyen fournissant sur une sortie au cours de cette durée, un signal caractéristique du fonctionnement de ce premier moyen;
- un deuxième moyen dont une entrée est reliée à la sortie du premier moyen pour mémoriser le signal caractéristique depuis l'instant (T0) de la première mise sous tension jusqu'à l'instant (T2) d'une première coupure, ce deuxième moyen étant relié par une sortie à l'ensemble électronique et fournissant sur cette sortie, un signal d'inhibition ayant un premier niveau autorisant le fonctionnement dudit ensemble, depuis l'instant (T0) de la première mise sous tension, jusqu'à
l'instant (T2) de la première coupure, ce signal d'inhibition ayant un deuxième niveau interdisant l'exécution de ladite fonction à partir de l'instant (T2) de la première coupure, ce signal d'inhibition conservant ce deuxième niveau même en cas de remise sous tension.
2. Dispositif selon la revendication 1, caractérisé en ce que le premier moyen est un circuit à
composants statiques, l'un de ces composants étant détruit à la fin de ladite durée, par des moyens internes ou externes à ce circuit.
composants statiques, l'un de ces composants étant détruit à la fin de ladite durée, par des moyens internes ou externes à ce circuit.
3. Dispositif selon la revendication 1, caractérisé en ce que le deuxième moyen comporte un circuit de mémorisation dudit signal caractéristique, relié au premier moyen et un circuit d'inhibition relié
au circuit de mémorisation et au premier moyen et fournissant ledit signal d'inhibition sur une sortie.
au circuit de mémorisation et au premier moyen et fournissant ledit signal d'inhibition sur une sortie.
4. Dispositif selon la revendication 2, caractérisé en ce qu'il comprend en outre un moyen de déverrouillage de l'interdiction d'exécution de ladite fonction, ce moyen de déverrouillage ayant une sortie reliée à l'entrée du deuxième moyen, ce moyen de déverrouillage fournissant un signal de sortie présentant ledit premier niveau lorsqu'après une remise sous tension de l'appareil après une coupure il est souhaitable de permettre l'exécution de ladite fonction, ce moyen de déverrouillage comprenant au moins une entrée pour recevoir un signal codé, à la reception duquel le signal de sortie de ce moyen de déverrouillage présente ledit premier niveau.
5. Dispositif selon la revendication 3, caractérisé en ce que le circuit de mémorisation est une bascule de type maître-esclave.
6. Dispositif selon la revendication 3, caractérisé en ce que le circuit de mémorisation comprend une ou plusieurs mémoires volatiles.
7. Dispositif selon la revendication 2, caractérisé en ce que le composant détruit à la fin de ladite durée est un composant détruit par un rayonnement laser.
8. Dispositif selon la revendication 2, caractérisé en ce que le composant détruit à la fin de ladite durée est un composant détruit par une surintensité du courant qui le traverse.
9. Dispositif selon la revendication 2, caractérisé en ce que le composant détruit à la fin de ladite durée est un composant détruit par action mécanique.
10. Dispositif selon la revendication 1, caractérisé en ce que l'alimentation de l'appareil et du dispositif est une pile ou une batterie.
11. Dispositif selon l'une quelconque des revendications 1 à 10, caractérisé en ce que l'appareil est une carte à microcircuits, l'un de ces microcir-cuits étant constitué par une ou plusieurs mémoires volatiles.
12. Dispositif selon la revendication 11, caractérisé en ce qu'au moins l'une des mémoires vola-tiles de l'appareil constitue le circuit de mémorisa-tion du deuxième moyen.
13. Dispositif selon la revendication 10, caractérisé en ce que la pile ou la batterie est portée par une carte à microcircuits.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8610208 | 1986-07-11 | ||
| FR8610208A FR2601525B1 (fr) | 1986-07-11 | 1986-07-11 | Dispositif de securite interdisant le fonctionnement d'un ensemble electronique apres une premiere coupure de son alimentation electrique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CA1284841C true CA1284841C (fr) | 1991-06-11 |
Family
ID=9337392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CA000541768A Expired - Lifetime CA1284841C (fr) | 1986-07-11 | 1987-07-10 | Dispositif interdisant le fonctionnement d'un ensemble electronique apres une coupure de son alimentation |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4795893A (fr) |
| EP (1) | EP0252812B1 (fr) |
| JP (1) | JPS6388624A (fr) |
| AT (1) | ATE60681T1 (fr) |
| CA (1) | CA1284841C (fr) |
| DE (1) | DE3767797D1 (fr) |
| ES (1) | ES2021380B3 (fr) |
| FR (1) | FR2601525B1 (fr) |
| HK (1) | HK84195A (fr) |
Families Citing this family (108)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5239166A (en) * | 1989-01-17 | 1993-08-24 | Graves Marcel A | Secure data interchange system erasing a card memory upon an invalid response |
| GB2288048A (en) * | 1994-03-29 | 1995-10-04 | Winbond Electronics Corp | Intergrated circuit |
| FR2749958B1 (fr) * | 1996-06-14 | 1998-08-14 | Ricard Claude | Procede et dispositif pour detecter une coupure frauduleuse de l'alimentation d'un taximetre electronique |
| FR2757298B1 (fr) * | 1996-12-12 | 1999-03-05 | Ricard Claude | Procede et dispositif de surveillance de l'alimentation d'un taximetre de taxi |
| US6272637B1 (en) * | 1997-04-14 | 2001-08-07 | Dallas Semiconductor Corporation | Systems and methods for protecting access to encrypted information |
| US7111176B1 (en) | 2000-03-31 | 2006-09-19 | Intel Corporation | Generating isolated bus cycles for isolated execution |
| US6769058B1 (en) | 2000-03-31 | 2004-07-27 | Intel Corporation | Resetting a processor in an isolated execution environment |
| US7073071B1 (en) | 2000-03-31 | 2006-07-04 | Intel Corporation | Platform and method for generating and utilizing a protected audit log |
| US6957332B1 (en) | 2000-03-31 | 2005-10-18 | Intel Corporation | Managing a secure platform using a hierarchical executive architecture in isolated execution mode |
| US7194634B2 (en) * | 2000-03-31 | 2007-03-20 | Intel Corporation | Attestation key memory device and bus |
| US7089418B1 (en) | 2000-03-31 | 2006-08-08 | Intel Corporation | Managing accesses in a processor for isolated execution |
| US7082615B1 (en) | 2000-03-31 | 2006-07-25 | Intel Corporation | Protecting software environment in isolated execution |
| US6934817B2 (en) * | 2000-03-31 | 2005-08-23 | Intel Corporation | Controlling access to multiple memory zones in an isolated execution environment |
| US7013481B1 (en) | 2000-03-31 | 2006-03-14 | Intel Corporation | Attestation key memory device and bus |
| US6990579B1 (en) | 2000-03-31 | 2006-01-24 | Intel Corporation | Platform and method for remote attestation of a platform |
| US6754815B1 (en) | 2000-03-31 | 2004-06-22 | Intel Corporation | Method and system for scrubbing an isolated area of memory after reset of a processor operating in isolated execution mode if a cleanup flag is set |
| US6760441B1 (en) | 2000-03-31 | 2004-07-06 | Intel Corporation | Generating a key hieararchy for use in an isolated execution environment |
| US7013484B1 (en) | 2000-03-31 | 2006-03-14 | Intel Corporation | Managing a secure environment using a chipset in isolated execution mode |
| US6976162B1 (en) | 2000-06-28 | 2005-12-13 | Intel Corporation | Platform and method for establishing provable identities while maintaining privacy |
| US7793111B1 (en) * | 2000-09-28 | 2010-09-07 | Intel Corporation | Mechanism to handle events in a machine with isolated execution |
| US7389427B1 (en) | 2000-09-28 | 2008-06-17 | Intel Corporation | Mechanism to secure computer output from software attack using isolated execution |
| US7215781B2 (en) * | 2000-12-22 | 2007-05-08 | Intel Corporation | Creation and distribution of a secret value between two devices |
| US7225441B2 (en) * | 2000-12-27 | 2007-05-29 | Intel Corporation | Mechanism for providing power management through virtualization |
| US6907600B2 (en) | 2000-12-27 | 2005-06-14 | Intel Corporation | Virtual translation lookaside buffer |
| US7818808B1 (en) | 2000-12-27 | 2010-10-19 | Intel Corporation | Processor mode for limiting the operation of guest software running on a virtual machine supported by a virtual machine monitor |
| US7035963B2 (en) * | 2000-12-27 | 2006-04-25 | Intel Corporation | Method for resolving address space conflicts between a virtual machine monitor and a guest operating system |
| US7117376B2 (en) * | 2000-12-28 | 2006-10-03 | Intel Corporation | Platform and method of creating a secure boot that enforces proper user authentication and enforces hardware configurations |
| US7096497B2 (en) * | 2001-03-30 | 2006-08-22 | Intel Corporation | File checking using remote signing authority via a network |
| US20020144121A1 (en) * | 2001-03-30 | 2002-10-03 | Ellison Carl M. | Checking file integrity using signature generated in isolated execution |
| US7272831B2 (en) * | 2001-03-30 | 2007-09-18 | Intel Corporation | Method and apparatus for constructing host processor soft devices independent of the host processor operating system |
| JP3661935B2 (ja) * | 2001-06-20 | 2005-06-22 | ソニー株式会社 | 情報処理装置および方法、記録媒体、並びにプログラム |
| US7191440B2 (en) * | 2001-08-15 | 2007-03-13 | Intel Corporation | Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor |
| US7490250B2 (en) * | 2001-10-26 | 2009-02-10 | Lenovo (Singapore) Pte Ltd. | Method and system for detecting a tamper event in a trusted computing environment |
| US7024555B2 (en) | 2001-11-01 | 2006-04-04 | Intel Corporation | Apparatus and method for unilaterally loading a secure operating system within a multiprocessor environment |
| US7103771B2 (en) * | 2001-12-17 | 2006-09-05 | Intel Corporation | Connecting a virtual token to a physical token |
| US20030126454A1 (en) * | 2001-12-28 | 2003-07-03 | Glew Andrew F. | Authenticated code method and apparatus |
| US20030126453A1 (en) * | 2001-12-31 | 2003-07-03 | Glew Andrew F. | Processor supporting execution of an authenticated code instruction |
| US7308576B2 (en) * | 2001-12-31 | 2007-12-11 | Intel Corporation | Authenticated code module |
| US7480806B2 (en) * | 2002-02-22 | 2009-01-20 | Intel Corporation | Multi-token seal and unseal |
| US7631196B2 (en) * | 2002-02-25 | 2009-12-08 | Intel Corporation | Method and apparatus for loading a trustable operating system |
| US7124273B2 (en) * | 2002-02-25 | 2006-10-17 | Intel Corporation | Method and apparatus for translating guest physical addresses in a virtual machine environment |
| US7069442B2 (en) | 2002-03-29 | 2006-06-27 | Intel Corporation | System and method for execution of a secured environment initialization instruction |
| US7028149B2 (en) * | 2002-03-29 | 2006-04-11 | Intel Corporation | System and method for resetting a platform configuration register |
| US20030191943A1 (en) * | 2002-04-05 | 2003-10-09 | Poisner David I. | Methods and arrangements to register code |
| US20030196096A1 (en) * | 2002-04-12 | 2003-10-16 | Sutton James A. | Microcode patch authentication |
| US7076669B2 (en) * | 2002-04-15 | 2006-07-11 | Intel Corporation | Method and apparatus for communicating securely with a token |
| US20030196100A1 (en) * | 2002-04-15 | 2003-10-16 | Grawrock David W. | Protection against memory attacks following reset |
| US7058807B2 (en) * | 2002-04-15 | 2006-06-06 | Intel Corporation | Validation of inclusion of a platform within a data center |
| US7127548B2 (en) * | 2002-04-16 | 2006-10-24 | Intel Corporation | Control register access virtualization performance improvement in the virtual-machine architecture |
| US7139890B2 (en) * | 2002-04-30 | 2006-11-21 | Intel Corporation | Methods and arrangements to interface memory |
| US6934664B1 (en) | 2002-05-20 | 2005-08-23 | Palm, Inc. | System and method for monitoring a security state of an electronic device |
| US20030229794A1 (en) * | 2002-06-07 | 2003-12-11 | Sutton James A. | System and method for protection against untrusted system management code by redirecting a system management interrupt and creating a virtual machine container |
| US6820177B2 (en) | 2002-06-12 | 2004-11-16 | Intel Corporation | Protected configuration space in a protected environment |
| US7142674B2 (en) * | 2002-06-18 | 2006-11-28 | Intel Corporation | Method of confirming a secure key exchange |
| US7392415B2 (en) * | 2002-06-26 | 2008-06-24 | Intel Corporation | Sleep protection |
| US20040003321A1 (en) * | 2002-06-27 | 2004-01-01 | Glew Andrew F. | Initialization of protected system |
| US6996748B2 (en) * | 2002-06-29 | 2006-02-07 | Intel Corporation | Handling faults associated with operation of guest software in the virtual-machine architecture |
| US7124327B2 (en) * | 2002-06-29 | 2006-10-17 | Intel Corporation | Control over faults occurring during the operation of guest software in the virtual-machine architecture |
| US7296267B2 (en) * | 2002-07-12 | 2007-11-13 | Intel Corporation | System and method for binding virtual machines to hardware contexts |
| US7165181B2 (en) * | 2002-11-27 | 2007-01-16 | Intel Corporation | System and method for establishing trust without revealing identity |
| US20040117532A1 (en) * | 2002-12-11 | 2004-06-17 | Bennett Steven M. | Mechanism for controlling external interrupts in a virtual machine system |
| US7073042B2 (en) | 2002-12-12 | 2006-07-04 | Intel Corporation | Reclaiming existing fields in address translation data structures to extend control over memory accesses |
| US7318235B2 (en) | 2002-12-16 | 2008-01-08 | Intel Corporation | Attestation using both fixed token and portable token |
| US20040117318A1 (en) * | 2002-12-16 | 2004-06-17 | Grawrock David W. | Portable token controlling trusted environment launch |
| US20040128345A1 (en) * | 2002-12-27 | 2004-07-01 | Robinson Scott H. | Dynamic service registry |
| US7900017B2 (en) * | 2002-12-27 | 2011-03-01 | Intel Corporation | Mechanism for remapping post virtual machine memory pages |
| US20040128465A1 (en) * | 2002-12-30 | 2004-07-01 | Lee Micheil J. | Configurable memory bus width |
| US7076802B2 (en) * | 2002-12-31 | 2006-07-11 | Intel Corporation | Trusted system clock |
| US7415708B2 (en) * | 2003-06-26 | 2008-08-19 | Intel Corporation | Virtual machine management using processor state information |
| US20050044292A1 (en) * | 2003-08-19 | 2005-02-24 | Mckeen Francis X. | Method and apparatus to retain system control when a buffer overflow attack occurs |
| US7424709B2 (en) * | 2003-09-15 | 2008-09-09 | Intel Corporation | Use of multiple virtual machine monitors to handle privileged events |
| US7287197B2 (en) * | 2003-09-15 | 2007-10-23 | Intel Corporation | Vectoring an interrupt or exception upon resuming operation of a virtual machine |
| US7739521B2 (en) * | 2003-09-18 | 2010-06-15 | Intel Corporation | Method of obscuring cryptographic computations |
| US7610611B2 (en) * | 2003-09-19 | 2009-10-27 | Moran Douglas R | Prioritized address decoder |
| US20050080934A1 (en) | 2003-09-30 | 2005-04-14 | Cota-Robles Erik C. | Invalidating translation lookaside buffer entries in a virtual machine (VM) system |
| US7366305B2 (en) * | 2003-09-30 | 2008-04-29 | Intel Corporation | Platform and method for establishing trust without revealing identity |
| US7177967B2 (en) * | 2003-09-30 | 2007-02-13 | Intel Corporation | Chipset support for managing hardware interrupts in a virtual machine system |
| US7237051B2 (en) * | 2003-09-30 | 2007-06-26 | Intel Corporation | Mechanism to control hardware interrupt acknowledgement in a virtual machine system |
| US7636844B2 (en) * | 2003-11-17 | 2009-12-22 | Intel Corporation | Method and system to provide a trusted channel within a computer system for a SIM device |
| US20050108534A1 (en) * | 2003-11-19 | 2005-05-19 | Bajikar Sundeep M. | Providing services to an open platform implementing subscriber identity module (SIM) capabilities |
| US8156343B2 (en) | 2003-11-26 | 2012-04-10 | Intel Corporation | Accessing private data about the state of a data processing machine from storage that is publicly accessible |
| US8037314B2 (en) | 2003-12-22 | 2011-10-11 | Intel Corporation | Replacing blinded authentication authority |
| US20050133582A1 (en) * | 2003-12-22 | 2005-06-23 | Bajikar Sundeep M. | Method and apparatus for providing a trusted time stamp in an open platform |
| US20050152539A1 (en) * | 2004-01-12 | 2005-07-14 | Brickell Ernie F. | Method of protecting cryptographic operations from side channel attacks |
| US7802085B2 (en) | 2004-02-18 | 2010-09-21 | Intel Corporation | Apparatus and method for distributing private keys to an entity with minimal secret, unique information |
| US20050216920A1 (en) * | 2004-03-24 | 2005-09-29 | Vijay Tewari | Use of a virtual machine to emulate a hardware device |
| US7356735B2 (en) * | 2004-03-30 | 2008-04-08 | Intel Corporation | Providing support for single stepping a virtual machine in a virtual machine environment |
| US7620949B2 (en) * | 2004-03-31 | 2009-11-17 | Intel Corporation | Method and apparatus for facilitating recognition of an open event window during operation of guest software in a virtual machine environment |
| US7490070B2 (en) | 2004-06-10 | 2009-02-10 | Intel Corporation | Apparatus and method for proving the denial of a direct proof signature |
| US20050288056A1 (en) * | 2004-06-29 | 2005-12-29 | Bajikar Sundeep M | System including a wireless wide area network (WWAN) module with an external identity module reader and approach for certifying the WWAN module |
| US7305592B2 (en) * | 2004-06-30 | 2007-12-04 | Intel Corporation | Support for nested fault in a virtual machine environment |
| US7840962B2 (en) * | 2004-09-30 | 2010-11-23 | Intel Corporation | System and method for controlling switching between VMM and VM using enabling value of VMM timer indicator and VMM timer value having a specified time |
| US8146078B2 (en) | 2004-10-29 | 2012-03-27 | Intel Corporation | Timer offsetting mechanism in a virtual machine environment |
| US8924728B2 (en) * | 2004-11-30 | 2014-12-30 | Intel Corporation | Apparatus and method for establishing a secure session with a device without exposing privacy-sensitive information |
| US8533777B2 (en) * | 2004-12-29 | 2013-09-10 | Intel Corporation | Mechanism to determine trust of out-of-band management agents |
| US7395405B2 (en) * | 2005-01-28 | 2008-07-01 | Intel Corporation | Method and apparatus for supporting address translation in a virtual machine environment |
| US7809957B2 (en) | 2005-09-29 | 2010-10-05 | Intel Corporation | Trusted platform module for generating sealed data |
| US8014530B2 (en) | 2006-03-22 | 2011-09-06 | Intel Corporation | Method and apparatus for authenticated, recoverable key distribution with no database secrets |
| JP6561811B2 (ja) * | 2015-12-09 | 2019-08-21 | 株式会社オートネットワーク技術研究所 | 車載通信装置、車載通信システム及び車両特定処理禁止方法 |
| US10697275B2 (en) | 2017-08-14 | 2020-06-30 | Schlumberger Technology Corporation | Electrical power transmission for well construction apparatus |
| US10724341B2 (en) | 2017-08-14 | 2020-07-28 | Schlumberger Technology Corporation | Electrical power transmission for well construction apparatus |
| US10745975B2 (en) | 2017-08-14 | 2020-08-18 | Schlumberger Technology Corporation | Electrical power transmission for well construction apparatus |
| US10649427B2 (en) * | 2017-08-14 | 2020-05-12 | Schlumberger Technology Corporation | Electrical power transmission for well construction apparatus |
| US10760348B2 (en) | 2017-08-14 | 2020-09-01 | Schlumberger Technology Corporation | Electrical power transmission for well construction apparatus |
| US10699822B2 (en) | 2017-08-14 | 2020-06-30 | Schlumberger Technology Corporation | Electrical power transmission for well construction apparatus |
| US10662709B2 (en) | 2017-09-06 | 2020-05-26 | Schlumberger Technology Corporation | Local electrical room module for well construction apparatus |
| US10655292B2 (en) | 2017-09-06 | 2020-05-19 | Schlumberger Technology Corporation | Local electrical room module for well construction apparatus |
| US10472953B2 (en) | 2017-09-06 | 2019-11-12 | Schlumberger Technology Corporation | Local electrical room module for well construction apparatus |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3906460A (en) * | 1973-01-11 | 1975-09-16 | Halpern John Wolfgang | Proximity data transfer system with tamper proof portable data token |
| DE2738113C2 (de) * | 1976-09-06 | 1998-07-16 | Gao Ges Automation Org | Vorrichtung zur Durchführung von Bearbeitungsvorgängen mit einem Identifikanden |
| US4105156A (en) * | 1976-09-06 | 1978-08-08 | Dethloff Juergen | Identification system safeguarded against misuse |
| FR2467448A1 (fr) * | 1979-10-12 | 1981-04-17 | Ricard Claude | Procede, dispositif et taximetres pour eviter les fraudes sur le prix indique par l'afficheur lumineux d'un taximetre electronique |
| US4514731A (en) * | 1981-07-14 | 1985-04-30 | Falck John B | Coded information arrangement |
| US4575621A (en) * | 1984-03-07 | 1986-03-11 | Corpra Research, Inc. | Portable electronic transaction device and system therefor |
-
1986
- 1986-07-11 FR FR8610208A patent/FR2601525B1/fr not_active Expired
-
1987
- 1987-07-01 ES ES87401531T patent/ES2021380B3/es not_active Expired - Lifetime
- 1987-07-01 AT AT87401531T patent/ATE60681T1/de not_active IP Right Cessation
- 1987-07-01 DE DE8787401531T patent/DE3767797D1/de not_active Expired - Lifetime
- 1987-07-01 EP EP87401531A patent/EP0252812B1/fr not_active Expired - Lifetime
- 1987-07-10 JP JP62171346A patent/JPS6388624A/ja active Granted
- 1987-07-10 US US07/071,882 patent/US4795893A/en not_active Expired - Lifetime
- 1987-07-10 CA CA000541768A patent/CA1284841C/fr not_active Expired - Lifetime
-
1995
- 1995-05-25 HK HK84195A patent/HK84195A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HK84195A (en) | 1995-06-01 |
| ATE60681T1 (de) | 1991-02-15 |
| JPS6388624A (ja) | 1988-04-19 |
| FR2601525B1 (fr) | 1988-10-21 |
| DE3767797D1 (de) | 1991-03-07 |
| JPH0477352B2 (fr) | 1992-12-08 |
| FR2601525A1 (fr) | 1988-01-15 |
| US4795893A (en) | 1989-01-03 |
| ES2021380B3 (es) | 1991-11-01 |
| EP0252812B1 (fr) | 1991-01-30 |
| EP0252812A1 (fr) | 1988-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1284841C (fr) | Dispositif interdisant le fonctionnement d'un ensemble electronique apres une coupure de son alimentation | |
| EP0577220B1 (fr) | Dispositif de jeu comprenant une horloge à fonctionnement continu | |
| EP0826169B1 (fr) | Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre | |
| FR2493564A1 (fr) | Element d'identification de support d'informations | |
| EP1293856A1 (fr) | Circuit Intégré sécurisé comprenant des parties à caractère confidentiel, et procédé pour sa mise en action | |
| FR2645303A1 (fr) | Dispositif de memoire semi-conducteur de securite portable | |
| FR2475307A1 (fr) | Circuit d'alimentation de secours par batterie de faible puissance pour une memoire a semi-conducteur | |
| EP0126699B1 (fr) | Dispositif d'identification électronique | |
| EP0028178A1 (fr) | Relais et procédé de télécommande | |
| FR2572204A1 (fr) | Programme de detection de pannes a verrouillage et a combinaison aleatoire de donnees pour systemes geres par microprocesseurs | |
| EP1220101B1 (fr) | Procédé et dispositif de protection contre le piratage de circuits intégrés | |
| FR2475779A1 (fr) | Circuit et procede d'alimentation de secours pour polariser les lignes binaires d'une memoire statique a semi-conducteur | |
| BE897856A (fr) | Circuit de controle de selection d'horloges | |
| EP0718794A1 (fr) | Procédé et dispositif pour accroître la sécurité d'un circuit intégré | |
| CA1187992A (fr) | Systeme d'identification electronique | |
| EP0815527B1 (fr) | Coupleur pour gerer une communication entre un support de donnees portable et un dispositif d'echange de donnees, et dispositif d'echange de donnees associe | |
| FR2506047A1 (fr) | Systeme d'identification electronique | |
| FR2586446A1 (fr) | Dispositif de securite ameliore | |
| EP0037566B1 (fr) | Système d'identification par exemple d'une personne en vue de la commande d'un appareil électrique, d'un appareil mécanique ou de tout autre appareil | |
| FR2798525A1 (fr) | Declencheur electronique comportant un dispositif d'initialisation | |
| FR2503424A1 (fr) | Support d'informations secretes autodestructif | |
| EP0170644A1 (fr) | Dispositif de détection anti-effraction | |
| FR2619941A1 (fr) | Systeme de controle de la liaison entre deux terminaux d'une installation de traitement de donnees | |
| FR2527815A1 (fr) | Dispositif de surveillance de systemes electriques de commande a verrouillage | |
| EP0847550B1 (fr) | Dispositif pour communiquer avec un support de donnees portable |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MKEX | Expiry |